專輯類-開關電源相關專輯-119冊-749M 反激式開關電源電子數據表格.pdf
上傳時間： 2013-04-24
上傳用戶：love1314
專輯類-開關電源相關專輯-119冊-749M 反激式變換器中RCD箝位電路的設計.pdf
上傳時間： 2013-06-26
上傳用戶：zhuyibin
專輯類-開關電源相關專輯-119冊-749M 反激式電源中電磁干擾及其抑制.pdf
上傳時間： 2013-05-25
上傳用戶：腳趾頭
專輯類-開關電源相關專輯-119冊-749M 一種反激同步整流DC-TO-DC變換器設計.pdf
上傳時間： 2013-04-24
上傳用戶：cursor
專輯類-開關電源相關專輯-119冊-749M 開關電源反激講解-28頁-2.9M.PDF
上傳時間： 2013-05-19
上傳用戶：1043041441
專輯類-實用電子技術專輯-385冊-3.609G 兩種雙管反激型DC-DC變換器的研究和比較.pdf
上傳時間： 2013-05-28
上傳用戶：Yukiseop
該文主要研究開發了適用于電力有源濾波器、開關磁阻電機調速系統等現代電力電子裝置的開關穩壓電源.該電源采用雙端反激式功率變換電路,降低了功率MOSFET截止期間的所承受電壓應力,減小了管子的耐壓要求.該文首先詳細分析了多輸出電流型雙端反激式開關電源的基本工作原理,并在此基礎上建立了一套系統的、準確的穩態數學模型及動態小信號模型.根據所建立的數學模型,結合自動控制原理,對閉環控制系統進行了穩定性分析研究,提出了穩定運行條件,給出了閉環系統的參數設計.然后根據已建立的數學模型,利用MATLAB軟件仿真分析了系統的穩定性,同時建立了PSPICE實時仿真電路模型,進行了深入細致的計算機仿真研究,驗證了理論設計的正確性、合理性.最后設計了一套38W、六路輸出的原理樣機,給出了相關的實驗波形和實驗結果分析.
上傳時間： 2013-06-25
上傳用戶：大三三
隨著數字集成電路技術的不斷發展，數字集成電路的供電電源-電壓調節模塊（VRM）也有了新的發展趨勢：輸出功率越來越大、輸出電壓越來越低、輸出電流越來越大。因此，對低輸出電壓、大輸出電流的VRM及其相關技術的研究在最近幾年受到廣泛的關注。 本文以36V-72V輸入、1V/30A輸出的VRM為研究對象，對VRM電路拓撲進行分類和比較，篩選出正反激拓撲為主電路，并詳細研究了針對正反激拓撲的新型同步整流驅動方案。首先，分析了在軟開關環境下，有源筘位正反激電路的詳細工作過程；其次，介紹了同步整流技術的概念，對同步整流驅動方案進行了分類，篩選出適用于正反激拓撲的新型同步整流驅動方案，并詳細分析了該驅動電路的工作原理；再次，介紹了有源箝位正反激電路主要元件的設計方法，介紹了新型同步整流驅動電路的設計要點，并給出設計實例；最后，對電路仿真，并制作了一臺36V-72V輸入、1V/30A輸出的實驗樣機，驗證了研究結果和設計方案。
上傳時間： 2013-06-16
上傳用戶：songnanhua
應用于煤礦、石化等易燃易爆環境的電子設備必須滿足防爆的要求，本質安全型是最佳的防爆形式。本質安全型開關電源具有重量輕、體積小、制造工藝簡單、成本低、安全性能高等優點，因而具有廣闊的發展前景。單端反激變換器是開關變換器的一種基本的拓撲結構，在實際中應用比較廣泛，因此對單端反激變換器進行本質安全特性分析是本質安全開關電源設計的重要基礎。本質安全型開關變換器的設計，主要是對變換器中的儲能元件進行設計，即變換器中的電感和輸出濾波電容進行設計。 本文對變換器的靜態特性進行了深入分析，指出反激變換器存在三種工作模式：CISM-CCM、IISM-CCM和DCM：得出了變換器工作在整個動態范圍內的最大輸出紋波電壓、最大電感電流和最大輸出短路釋放能量。對單端反激變換器的本質安全特性進行了分析，得出輸出本質安全型單端反激變換器的非爆炸判斷方法，并通過安全火花試驗裝置對變換器進行爆炸性試驗，驗證了輸出本安判據的正確性。得出輸出本質安全型單端反激變換器的設計方法，以同時滿足輸出紋波電壓和輸出本安要求作為約束條件，得到了本質安全型單端反激變換器電感、電容參數的設計范圍。給出了具體實例，并進行仿真和試驗研究，仿真和實驗結果驗證了理論分析的正確性和設計方法的可行性。
上傳時間： 2013-06-25
上傳用戶：水中浮云
高性能ADC產品的出現，給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。 本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法，并對2個ADC在不同樣本數條件下進行并行測試。 通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統，完成音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent 33220A任意信號發生器提供模擬激勵信號，共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現了ADC參數的評估算法。 在樣本數分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數評估，被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明，通過在FPGA內配置2個獨立的參數計算模塊，可并行地實現對2個相同ADC的參數評估，減小單個ADC的平均測試時間。 FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現多個被測ADC在同一時刻并行地被評估，配置靈活?；贔PGA的ADC并行測試方法易于實現，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。 關鍵詞：ADC測試；并行；參數評估；FPGA；FFT
上傳時間： 2013-07-11
上傳用戶：tdyoung
<strike id="8ueww"></strike>