波束形成模塊是聲納信號處理系統中的核心部分，其作用為在空域上加強來自某一方向的信號，抑制干擾，同時探測目標的方位。因此，波束形成模塊的研究在水下探測器、水下武器引信等聲納系統中顯得尤為重要。本文基于陣列波束形成的原理對圓陣自適應波束形成展開了比較深入的研究。 首先，本文概述了聲納波束形成的研究背景和研究現狀?；诒菊n題所研究的主動聲納模型，分析了主動聲納信號，提出應用復基帶信號進行波束形成的方案；對接收波束形成的原理和方法進行了比較詳細的推導和論述。 其次，本文重點對均勻圓形陣列流形的波束形成作了詳細分析和波束圖函數推導，并且應用MATLAB軟件進行了仿真分析。然后對LMS自適應算法進行了介紹，由對LMS算法的分析推導了DLMS算法，并對LMS算法和DLMS算法進行了分析，并將DLMS算法應用于均勻圓陣波束形成。仿真結果表明，基于FIR濾波架構的DLMS算法以犧牲部分收斂速度為代價，可獲得高速并行處理能力。DLMS自適應波束形成方法能使目標方向信號加強，同時將干擾信號零陷。 最后，本文介紹了基于FPGA的并行度為2的8陣元DLMS自適應波束形成設計思路以及實現方法。系統的整體結構采用了并行處理架構，而在單個支路采用了流水線技術。并應用硬件描述(VHDL)語言在QuartusⅡ4.0環境下設計了各軟件模塊和功能仿真。
上傳時間： 2013-04-24
上傳用戶：moonkoo7
16位帶有并行預置功能的右移移位寄存器，CLK1是時鐘信號， LOAD是并行數據使能信號，QB是串行輸出端口
上傳時間： 2013-04-24
上傳用戶：diamondsGQ
論文研究了基于Bayer格式的CCD原始圖像的顏色插值算法，并將設計的改進算法應用到以FPGA為核心的圖像采集前端。出于對成本和體積的考慮，一般的數字圖像采集系統采用單片CCD或CMOS圖像傳感器，然后在感光表面覆蓋一層顏色濾波陣列(CFA)，經過CFA后每個像素點只能獲得物理三基色(紅、綠、藍)其中一種分量，形成馬賽克圖像。為了獲得全彩色圖像，就要利用周圍像素點的值近似地計算出被濾掉的顏色分量，稱這個過程為顏色插值。由于當前對圖像采集系統的實時性要求越來越高，業內已經開始廣泛采用FPGA來進行圖像處理，充分發揮硬件并行運算的速度優勢，以求在處理速度和成像質量兩方面均達到滿意的效果。。主要的工作內容如下: 本文首先介紹了彩色濾波陣列、圖像色彩恢復和插值算法的概念，然后分析和研究了當下常用的顏色插值算法，如雙線性插值算法、加權系數法等等，指出了各個算法的特點和不足；接下來針對硬件系統并行運算的特性和實時性處理的要求，結合其中兩種算法的思路設計了適用于硬件的改進算法，該算法主要引入了方向標志位的概念以及平滑的邊界仲裁法則來檢測邊界，借鑒利用梯度的三角函數關系來判斷邊界方向，通過簡化且適用于硬件的方法計算加權系數，從而選擇合適的方向進行插值。 在介紹了FPGA用于圖像處理的優勢后，針對FPGA的特點采用模塊化結構設計，詳細闡述了本文算法的軟件實現過程及所使用到的關鍵技術；文章設計了一個以FPGA為核心的前端圖像采集平臺，并將改進插值算法應用到整個系統當中。詳細分析了采集前端的硬件需求，討論了核心芯片的選型和硬件平臺設計中的注意事項，完成了印制電路板的制作。 文章通過MATLAB仿真得到了量化的性能評估數據，并選取幾種算法在硬件平臺上運行，得到了實驗圖片。最后結合圖片的視覺效果和仿真數據對幾種不同算法的效果進行了評估和比較，證明改進的算法對圖像質量有所增強，取得了良好的效果。
上傳時間： 2013-06-11
上傳用戶：it男一枚
CCSDS組織(空間數據系統咨詢委員會)于2005年公布了新的圖像壓縮標準，該標準算法采用基于小波變換的比特平面編碼方法，支持無損有損壓縮編碼和精確碼率控制并具有較好的抗誤碼能力和非常高的圖像壓縮性能，能滿足實際應用中的多種需求。同時該算法具有較低的算法復雜度，易于低功耗硬件實現，并且對航天圖像具有較高的適應性，因此，在航天應用方面具有廣闊的前景。 本論文主要針對CCSDS圖像壓縮算法的FPGA硬件實現，在有限的硬件資源下，提出高速高效的CCSDS圖像壓縮編碼器設計方案并在已有的FPGA硬件平臺上加以實現。本文首先對CCSDS圖像壓縮算法的編碼原理進行詳細介紹；然后提出DWT、BPE和碼流組織這三大模塊的并行化硬件實現方案，并給出了進行批量仿真測試的仿真平臺設計方案。最后在Xilinx VIRTEX-II FPGA平臺上經過成功驗證，測試結果表明系統各項技術指標可滿足星載圖像壓縮的要求。
上傳時間： 2013-06-13
上傳用戶：wanghui2438
·該編程器使用Atmel STK500_2協議,使用AVR Studio4.xx STK500工具進行編程.使用方法請參照ATMEL官方資料. 通信接口:STK500和PC機之間的通信通過RS232來進行.STK500使用115.2k的波特率.8個字節,1個停止位,沒有奇偶校驗. PC機也必須設置為同樣才能進行通信. 可以使用ISP模式或者PP（并行變成）模式都可實現燒
上傳時間： 2013-06-10
上傳用戶：lepoke
· 摘要： 數字信號處理(DSP)具有并行的硬件乘法器、流水線結構以及快速的片內存儲器等資源,其技術廣泛地應用于數字信號處理的各個領域.介紹了IIR數字濾波器的原理,利用MATLAB軟件生成濾波器的輸入數據和系數,進行相應的數據壓縮處理,并生成仿真波形,最后給出了用DSP語言實現IIR數字濾波器的仿真結果,同時對仿真結果進行了分析、比較,確保了輸出波形的精確度. &n
上傳時間： 2013-04-24
上傳用戶：ykykpb
神經網絡控制算法作為一種比較成熟的智能控制算法，在空空導彈的理論研究中也得到了很多應用，但它的實際應用通常是通過軟件實現的，而軟件實現是串行執行指令，運行速度慢，可靠性低，很難滿足實際導彈制導系統實時性的要求。控制算法硬件實現的最大特點就是可提高控制算法的實時運算速度和可靠性。本課題針對導彈制導系統，以FPGA為硬件平臺研究神經網絡控制算法的硬件實現。本文首先對BP神經網絡算法思想進行了深入分析，并對BP網絡的各個階段進行了理論推導，最后對BP神經網絡PID飛行控制算法進行了研究和總結，為硬件實現提供了理論基礎?；趯ι鲜隼碚摰纳钊胙芯亢头治?，本文提出了一種適合FPGA實現該神經網絡控制算法的硬件實現模型。在該模型中，神經網絡各層之間采用串行執行數據方式，層間則采用并行運行方式，可有效提高系統的運算速度。由于模塊化、層次化的自頂向下的模塊化設計方法可有效減少錯誤的產生，是設計復雜大規模系統的理想設計方法。本文采用了此設計方法，通過把系統模塊化，對各個子模塊分別用VHDL硬件描述語言進行描述，并基于QUARTUS II軟件開發平臺進行綜合和仿真，直到達到研究設計要求。最后將仿真程序源代碼下載配置到具體的Cyclone II系列EP2C70 FPGA芯片中,應用于某實際導彈控制系統的研究。理論分析和實驗結果表明該神經網絡飛行控制算法的FPGA硬件實現是有效可行的，可滿足系統實時性的要求，為制導系統的實際工程實現提供了基礎。
上傳時間： 2013-04-24
上傳用戶：冇尾飛鉈
·安裝文件，包含PC程序、固件、電路圖（2個），在安裝后的目錄內
上傳時間： 2013-07-29
上傳用戶：muhongqing
·用于最優化的計算智能.pdf遺傳算法原理及應用.pdf遺傳算法與工程設計.pdf遺傳算法及其應用.pdf遺傳算法的數學基礎.pdf遺傳算法——理論、應用與軟件實現.pdf演化程序——遺傳算法和數據編碼的結合.pdf進化算法.pdf計算智能中的仿生學：理論與算法.pdf非數值并行算法：遺傳算法.pdf
標簽： 算法
上傳時間： 2013-04-24
上傳用戶：zukfu
英文描述： 8-Bit Parallel In/Serial Output Shift Registers 中文描述： 8位并行/串行輸出移位寄存器
上傳時間： 2013-06-03
上傳用戶：林魚2016
