亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

并行通信

并行是指多比特數據同時通過并行線進行傳送,這樣數據傳送速度大大提高,但并行傳送的線路長度受到限制,因為長度增加,干擾就會增加,數據也就容易出錯。
  • 用SPI總線實現DSP和MCU之間的高速通信.rar

    簡述了SPI總線協議工作時序和配置要求,通過一個成功的實例詳細介紹了使用SPI 總線實現DSP與MCU之間的高速通信方法,并參考實例給出了SPI接口的硬件連接、初始化、 以及傳輸測試程序的編寫方法。 關鍵詞:SPI接口;McBSP;總線;高速通信

    標簽: SPI DSP MCU

    上傳時間: 2013-04-24

    上傳用戶:jhksyghr

  • TMS320系列DSP與C51單片機之間一種全新串行通信模式.rar

    單片機與DSP之間通信問題一直是大家關注得焦點,目前已出現的不少解決方案但大多針對于5V工作電壓的DSP系 統,筆者對諸方案進行詳細比較分析,發現多數并未從根本上解決不同系統之間通信的電平轉換問題,面對工作電壓并不唯一的 DSP芯片系列,在此提出一種全新的串行通信模式,經濟有效地解決了通信中電平轉換問題可靠地實現數據交換,并且在實際開發 的直流無刷電機變頻器人機界面與控制核心TMS320LF2407 DSP之間串行通信中驗證了其可行性。

    標簽: TMS 320 DSP C51

    上傳時間: 2013-07-18

    上傳用戶:abc123456.

  • Systemview動態系統分析及通信系統仿真設計.rar

    Systemview動態系統分析 及 通信系統 仿真設計

    標簽: Systemview 動態 仿真設計

    上傳時間: 2013-06-10

    上傳用戶:chens000

  • 基于FPGA的圖像處理算法的研究與硬件設計.rar

    隨著微電子技術的高速發展,實時圖像處理在多媒體、圖像通信等領域有著越來越廣泛的應用。FPGA就是硬件處理實時圖像數據的理想選擇,基于FPGA的圖像處理專用芯片的研究將成為信息產業的新熱點。 本文以FPGA為平臺,使用VHDL硬件描述語言設計并實現了中值濾波、順序濾波、數學形態學、卷積運算和高斯濾波等圖像處理算法。在設計過程中,通過改進算法和優化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性,采用流水線結構優化算法,提高了頂層濾波模塊的處理速度。在中值濾波器的硬件設計中,本文提出了一種快速中值濾波算法,該算法大大節省了硬件資源,處理速度也很快。在數學形態學算法的硬件實現中,本文提出的最大值濾波和最小值濾波算法大大減少了硬件資源的占用率,適應了流水線設計的要求,提高了圖像處理速度。 整個設計及各個模塊都在Altera公司的開發環境QuartusⅡ以及第三方仿真軟件Modelsim上進行了邏輯綜合以及仿真。綜合和仿真的結果表明,使用FPGA硬件處理圖像數據不僅能夠獲得很好的處理效果,達到較高的工作頻率,處理速度也遠遠高于軟件法處理圖像,可滿足實時圖像處理的要求。 本課題為圖像處理專用FPGA芯片的設計做了有益的探索性嘗試,對今后完成以FPGA圖像處理芯片為核心的實時圖像處理系統的設計有著積極的意義。

    標簽: FPGA 圖像處理 法的研究

    上傳時間: 2013-06-08

    上傳用戶:shuiyuehen1987

  • 軟件無線電中FIR濾波器的Matlab設計及FPGA實現.rar

    軟件無線電作為一種新的無線通信概念和體制,近年來隨著3G標準的提出,日益受到國內外相關通信廠商的重視。尤其是基于軟件無線電和智能天線技術的TD-SCDMA作為通信史上第一個“中國標準”,有望扭轉多年來我國移動通信制造業的被動局面,是實現信息產業騰飛的一個絕好機會。軟件無線電使得通信體制具有很好的通用性、靈活性和可配置性,并使系統互聯和升級變得容易。本文以軟件無線電中的FIR濾波器為線索,貫穿了信號重構、多抽樣率信號處理、積分梳狀濾波器等理論分析,重點闡釋了FIR濾波器的設計方法及濾波器的FPGA實現等技術問題。 本文首先針對軟件無線電中的多抽樣率信號處理理論進行了討論和分析。討論了軟件無線電中如何實現整數倍抽取、整數倍內插、分數倍抽樣率變換,并分析了網絡結構的等效變換、多相濾波及積分梳狀濾波器的設計理論。 緊接著重點闡述了軟件無線電中FIR濾波器的設計理論,包括窗函數法、頻率抽樣法及等紋波法。分析了各種設計方法所能達到的性能指標及優缺點,并結合工程實例給出了相關的Matlab程序。并對FIR濾波器結構的選擇及系數字長的確定等問題進行了分析。此外,也介紹了在Matlab進行輔助設計時一些常用函數和命令的用法。 本文選用FPGA來實現中頻軟件無線電,FPGA與參數化ASIC、DSP比較有很多優勢,它不但在功耗、體積、成本方面優于參數化ASIC、DSP,而且處理效率高、現場可編程性能良好。不同于DSP的單流處理方式,FPGA是多流并行處理,這種處理方式使FPGA能完成DSP難以實現的許多功能。在簡單介紹了FPGA的一般原理,以及FPGA設計中的關鍵技術和在信號處理中的設計原則以后,重點介紹了FIR濾波器的FPGA實現方法。提出了分布式算法、加法器網絡法以及分段FIFO等實現方法。最后,提出了一種QuartusII與MATLAB聯合仿真的方法。此方法能夠直觀的檢驗濾波器的濾波效果,提高設計效率。并結合工程實例詳盡的介紹了FIR濾波器的設計開發流程。

    標簽: Matlab FPGA FIR

    上傳時間: 2013-04-24

    上傳用戶:gengxiaochao

  • 基于FPGA DSP架構的高速通信接口設計與實現

    本文采用 altera 公司cyclone 系列芯片ep1c12 實現了與ts101/ts201 兩種芯片的鏈路口的雙工通信,并給出了具體的設計實現方法。其中ts101 的設計已經成功應用于某

    標簽: FPGA DSP 架構 接口設計

    上傳時間: 2013-06-15

    上傳用戶:hmy2st

  • 單片機溫度采集器與PC104分站的串行通信

    單片機溫度采集器與PC104分站的串行通信:用PC104 模塊組建的礦井變電所采集分站,具有強大的以太網和CAN 總線通信功能。在PC104模塊底板上,設計了一個基于89C2051 單片機的溫度采集器

    標簽: 104 PC 單片機

    上傳時間: 2013-07-04

    上傳用戶:xyipie

  • 基于DSP/FPGA的多波形數字脈沖壓縮系統硬件的研究與實現

    現代雷達系統廣泛采用脈沖壓縮技術,用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達通過發射寬脈沖,保證足夠的最大作用距離,而接收時,采用相應的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過程。同時,數字信號處理技術的迅猛發展和廣泛應用,為雷達脈沖壓縮處理的數字化實現提供了可能。 本文主要研究雷達多波形頻域數字脈沖壓縮系統的硬件系統實現。在匹配濾波理論的指導下,成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數字脈沖壓縮系統。該系統可處理時寬在42μs以內、帶寬在5MHz以下的線性調頻信號(LFM),非線性調頻信號(NLFM)和Taylor四相碼信號,且技術指標完全滿足實用系統的設計要求。 本文完成的主要工作和創新之處有:(1)基于雙通道模數轉換器AD10242設計高精度數據采集電路,為整個脈壓系統的工作提供必要的條件。完成了前端模擬信號輸入電路的優化和差分輸入時鐘的產生,以實現高精度采樣。 (2)根據協議和脈壓系統的工作要求,以基于FPGAEP1K100QC208完成系統控制,使整個脈壓系統正確穩定地工作。同時以該FPGA生成雙口RAM,實現數據暫存,以匹配采樣速率和脈壓系統頻率。 (3)設計基于4片高性能ADSP21160M的緊耦合并行處理系統,以完成多波形頻域數字脈沖壓縮的全部運算工作。4片DSP共享外部總線,且各DSP以鏈路口互連,進行數據通信。各DSP還使用一個鏈路口連接到接口板DSP,將脈壓結果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心,設計輸出板電路,完成數據對齊、求模和數據向下一級的輸出,并產生模擬輸出。 (5)調試并改進處理板和輸出板。

    標簽: FPGA DSP 多波形 壓縮系統

    上傳時間: 2013-06-11

    上傳用戶:qq277541717

  • 基于FPGA的甚短距離高速并行光傳輸系統研究

    甚短距離傳輸(VSR)是一種用于短距離(約300 m~600m)內進行數據傳輸的光傳輸技術.它主要應用于網絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構建方便、性能穩定和成本低等優點,是光通信技術發展的一個全新領域,逐漸成為國際通用的標準技術,成為全光網的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統,完成了VSR技術的核心部分--轉換器子系統的設計與實現,使用現場可編程陣列FPGA(Field Programmable GateArray)來完成轉換器電路的設計和功能實現.深入研究現有VSR4-1.0和VSR4-3.0兩種并行傳輸標準,在其技術原理的基礎上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統總吞吐量大的優勢,為將來向更高速率升級提供了依據.根據萬兆以太網的技術特點和傳輸要求,提出并設計了用VSR技術實現局域和廣域萬兆以太網在較短距離上的高速互連的系統方案,成功地將VSR技術移植到萬兆以太網上,實現低成本、構建方便和性能穩定的高速短距離傳輸. 本文所有的設計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現,采用Altera的Quartus Ⅱ開發工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉換器集成電路和萬兆以太網的SERDES的設計和仿真,并給出了各模塊的電路結構和仿真結果.仿真的結果表明,所有的設計均能正確的實現各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統的要求.

    標簽: FPGA 短距離 光傳輸 高速并行

    上傳時間: 2013-07-14

    上傳用戶:han0097

  • QPSK基帶通信設計及其FPGA實現的研究

      全數字調制解調技術具有多速率、多制式、智能性等特點,這極大的提高了通信系統的靈活性和通用性,符合未來通信技術發展的方向?! ”疚膹娜缦聨讉€方面對全數字調制解調器進行了深入系統研究:1,在介紹全數字調制解調器的發展現狀和研究QPSK通信調制解調方式的基礎上,依據軟件定性仿真分析了QPSK正交調制解調系統,設計出了滿足系統要求的實現電路框圖并選定了芯片;2,在完成了基于FPGA芯片實現QPSK調制解調的算法方案設計基礎上,利用VHDL語言完成了芯片程序的設計,并對其進行了調試和功能仿真;3,利用設計出的調制解調器與選定的AD、DA、正交調制解調芯片,完成了QPSK通信系統的硬件電路的設計并完成了調制電路的研制;4,完成電路的信息速率大于300Kbps,產生的中頻信號中心頻率70MHz,帶寬500KHz,滿足系統設計要求,由于時間關系解調電路仍在調試中?! ”疚幕贔PGA實現的QPSK數字調制解調器具有體積小、集成度高和軟件可升級等優點,這為設計高集成和高靈活性的通信系統提供了技術基礎。

    標簽: QPSK FPGA 基帶 通信設計

    上傳時間: 2013-07-08

    上傳用戶:xinshou123456

主站蜘蛛池模板: 漯河市| 古交市| 岗巴县| 伊通| 泌阳县| 威宁| 平泉县| 岳阳市| 石渠县| 富源县| 平邑县| 德令哈市| 睢宁县| 广汉市| 高唐县| 鹿泉市| 蒙自县| 名山县| 苏尼特右旗| 桃源县| 临高县| 浏阳市| 金秀| 军事| 剑河县| 静海县| 高清| 都兰县| 大英县| 海丰县| 高唐县| 于都县| 富平县| 罗甸县| 南昌市| 长寿区| 焦作市| 石棉县| 湘潭县| 道真| 眉山市|