本課題的研究工作主要圍繞機床用永磁交流伺服電動機設計展開，所做的主要工作包括以下幾個部分： 首先，釹鐵硼永磁材料導電率較高、耐熱性能較差，當電機氣隙磁場諧波含量較大時，永磁體中就會感應出渦流形成渦流損耗導致永磁體發熱。因此，有必要對轉子永磁體內的渦流進行計算和分析。本文分析了永磁同步電動機轉子永磁體內渦流產生的原因，建立渦流的數學模型并推導出永磁體渦流損耗的計算公式。用ANSOFT有限元軟件建立電動機的物理模型進行電磁場求解，結合路的計算公式算出永磁體的渦流損耗。 其次，運行平穩性是伺服電動機的一項重要的性能指標，而轉矩波動的大小直接影響運行平穩性。本文分析了機床用永磁交流伺服電動機轉矩波動產生的原因，運用轉矩波動計算公式結合ANSOFT有限元軟件，計算比較相同功率、相同極數不同槽數時，電動機的轉矩波動情況。通過比較計算出的轉矩波動百分比的大小，選擇所設計電動機的極槽配合，以提高機床用永磁交流伺服電動機的運行性能。 最后，完成機床用永磁交流伺服電動機基本結構尺寸以及電磁參數的選取，利用有限元軟件，分析計算氣隙長度變化對失步轉矩倍數和永磁體用量的影響，以及永磁體寬度對氣隙磁密波形的影響，以此合理選擇氣隙長度和永磁體的寬度，使電動機的性能更優良。在上述研究的基礎上，本文設計了一臺0.9kW，8極36槽的機床用永磁交流伺服電動機樣機，并對其性能進行了測試，測試結果表明，電機的性能指標達到了預期的要求，證明了電機設計過程理論分析計算的正確性。
上傳時間： 2013-06-13
上傳用戶：腳趾頭
在伺服系統中，為了實現高精度的控制，往往需要實時地檢測出電動機轉子的位置。用來檢測電動機轉子位置的角度傳感器主要有光電編碼器和旋轉變壓器。光電編碼器雖然能夠達到很高的精度，但是它的抗干擾性差，不宜應用在條件惡劣的場合中；相比較而言，旋轉變壓器（簡稱旋變）由于結構簡單，堅固耐用，抗干擾性強，能夠應用在各種條件惡劣的場合中，所以獲得了越來越廣泛的應用。 本文采用的旋變樣機是一種新型的磁阻式旋轉變壓器。分析了它的定轉子結構、定子繞組的連接方式以及轉子形狀的優化；并在此基礎上，推導出了它的正余弦輸出反電勢的表達式；最后在電磁場分析軟件Ansoft中，以樣機為原型建立了仿真模型，分析了它內部的電磁場分布以及正余弦輸出反電勢的波形。 其次，本文設計了一種以DSP為核心的R2D電路系統。它以振蕩電路產生的正弦波電壓信號作為旋變的激勵信號，加上相關的外圍電路，構成了旋轉變壓器一數字轉換器，解算出了旋變的軸角θ；并在此基礎上，分析了產生角度解算誤差的各種因素，同時計算出了旋變的轉速n。 最后，在上述解算方案的基礎上，本文又給出了第二種解算方案，即：DSP產生的方波經過濾波之后作為旋變的激勵信號，解算出了旋變的軸角θ；然后比較了這兩種解算方案的優缺點，重點分析了激勵信號中的諧波分量對正余弦輸出反電勢以及角度解算的影響。
上傳時間： 2013-04-24
上傳用戶：pioneer_lvbo
瑞泰開發板ICETEK-DM642的實驗例程 實驗5.1：發光二極管的顯示編程––––––––––––––––––– 85 實驗5.2：定時器控制發光二極管的顯示–––––––––––––––– 90 實驗5.3：音頻輸出––––––––––––––––––––––––– 94 實驗5.4：BSL 測試––––––––––––––––––––––––– 97 實驗5.5：FLASH 燒寫和程序自啟動（Boot Loader）–––––––––––99 第二章：基于 ICETEK-DM642-PCI 的基本圖象算法實現–––––––––––104 實驗5.6---實驗5.19：視頻驅動程序應用––––––––––––––––104 實驗5.20：視頻圖像處理-取反––––––––––––––––––––122 實驗5.21：視頻圖像處理-直方圖統計–––––––––––––––––124 實驗5.22：視頻圖像處理-直方圖均衡化增強––––––––––––––126 實驗5.23：視頻圖像處理-中值濾波–––––––––––––––––– 129 實驗5.24：視頻圖像處理-邊緣檢測（Sobel 算子）––––––––––––132 實驗5.25：視頻圖像處理-傅立葉變換––––––––––––––––– 136 實驗5.26：視頻圖像處理-彩色空間變換–––––––––––––––– 140 第三章：基于ICETEK-DM642-PCI 的FPGA 實現OSD 功能及圖象算法–––– 144 實驗5.27---實驗5.30：視頻圖像與圖形的疊加–––––––––––––144 第四章：基于ICETEK-DM642-PCI 的復雜圖象算法實現––––––––––– 148 實驗5.31：視頻圖像處理-H.263 編碼解碼––––––––––––––––148 實驗5.32：視頻圖像處理-JPEG2 編碼解碼–––––––––––––––153 實驗5.33：視頻圖像處理-MPEG2 編碼解碼–––––––––––––––157 實驗5.34：視頻圖像處理-運動圖像檢測––––––––––––––––162 第五章：基于ICETEK-DM642-PCI 的圖象網絡算法實現–––––––––––166 實驗5.35：視頻圖像處理-JPEG 網絡攝像機–––––––––––––––166 實驗5.36：視頻圖像處理-雙路JPEG 網絡攝像機–––––––––––––170 實驗5.37：視頻圖像處理-視頻網絡服務器––––––––––––––– 174 實驗5.38：視頻圖像處理-視頻網絡客戶端––––––––––––––– 179 第六章：基于ICETEK-DM642-PCI 的語音算法實現：–––––––––––––184 實驗5.39：語音處理-數字回聲–––––––––––––––––––– 184 實驗5.40：語音處理-濾波處理–––––––––––––––––––– 187 實驗5.41：語音處理-濾波處理1––––––––––––––––––– 189 第七章：基于ICETEK-DM642-PCI 的上位機通訊實驗–––––––––––– 191 實驗5.42：通信-異步串口––––––––––––––––––––––191 實驗5.43：通信-PCI 總線–––––––––––––––––––––– 194 實驗 5.44：視頻圖像處理-生成圖像文件–––––––––––––––– 198
上傳時間： 2013-05-31
上傳用戶：zxianyu
這里有很多C語言程序示例，里面的注釋也還算詳細，應該容易看懂，對學習C語言很有幫助的
上傳時間： 2013-05-19
上傳用戶：程嬰sky
1602的液晶說明文檔，適合于何單片機的開發。
上傳時間： 2013-07-07
上傳用戶：fanboynet
為適應組合導航計算機系統的微型化、高性能度的要求，拓寬導航計算機的應用領域，本文設計出一種基于浮點型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA： EP1C12N240C8)協同合作的導航計算機系統。 論文在闡述了組合導航計算機的特點和應用要求后，提出基于DSP和FPGA的組合導航計算機系統方案。該方案以DSP為導航解算處理器，由FPGA完成IMU信號的采集和緩存以及系統控制信號的整合；DSP通過EMIF接口實現和FPGA通信。在此基礎上研究了各擴展通信接口、系統硬件原理圖和PCB的開發，且在FPGA中使用調用IP核來實現FIR低通濾波數據處理機抖激光陀螺的機抖振動的影響。其次，詳細闡述了利用TI公司的DSP集成開發環境和DSP/BIOS準實時操作系統開發多任務系統軟件的具體方案。本文引入DSP/BIOS實時操作系統提供的多任務機制，將采集處理按照功能劃分四個相對獨立的任務，這些任務在DSP/BIOS的調度下，按照用戶指定的優先級運行，大大提高系統的工作效率。最后給了DSP芯片Bootloader的制作方法。 導航計算機系統研制開發是軟、硬件研究緊密結合的過程。在微型導航計算機系統方案建立的基礎上，本文首先討論了系統硬件整體設計和軟件開發流程；其次針對導航計算機系統各個功能模塊以及多項關鍵技術進行了設計與開發工作，涉及系統數據通信模塊、模擬信號采集模塊和數據存儲模塊；最后，對導航計算機系統進行了聯合調試工作，并對各個模塊進行了詳細的功能測試與驗證，完成了微型導航計算機系統的制作。 以DSP/FPGA作為導航計算機硬件平臺的捷聯式慣性導航實時數據系統能夠滿足系統所要求的高精度、實時性、穩定性要求，適應了其高性能、低成本、低功耗的發展方向。
上傳時間： 2013-04-24
上傳用戶：lishuoshi1996
隨著數字圖像處理技術的發展，圖像處理系統在日常生活、工業、軍事和醫療方面等許多領域得到了廣泛的應用。 本論文圍繞視頻圖像處理器的設計以及圖像增強算法的研究，開展了以下方面的研究： 1.對基于拉普拉斯算子的灰度圖像增強算法、基于飽和度分量反饋的自適應亮度增強算法及其改進算法進行了仿真，并分別對增強前后的灰度圖像和彩色圖像進行了比較。 2.提出了一個視頻圖像處理器的硬件實現方案。該方案以FPGA為核心，具有較強的圖像實時處理能力，具有1路視頻輸入端口和1路視頻輸出端口，以及PCI接口和2個UART串行接口。 3.完成了視頻圖像處理器的原理圖設計、印制板圖設計。在印制板圖設計中，應用信號完整新分析的理論，對高速電路的布局和布線進行了優化設計，保證了硬件電路的性能。
上傳時間： 2013-06-13
上傳用戶：lanjisu111
隨著電子技術和計算機技術的飛速發展，視頻圖像處理技術近年來得到極大的重視和長足的發展，其應用范圍主要包括數字廣播、消費類電子、視頻監控、醫學成像及文檔影像處理等領域。當前視頻圖像處理主要問題是當處理的數據量很大時，處理速度慢，執行效率低。而且視頻算法的軟件和硬件仿真和驗證的靈活性低。 本論文首先根據視頻信號的處理過程和典型視頻圖像處理系統的構成提出了基于FPGA的視頻圖像處理系統總體框圖；其次選擇視頻轉換芯片SAA7113，完成視頻圖像采集模塊的設計，主要分三步完成：1)配置視頻轉換芯片的工作模式，完成視頻轉化芯片SAA7113的初始化：2)通過分析輸出數據流的格式標準，來識別奇偶場信號、場消隱信號和有效行數據的開始和結束信號三種控制信號，并根據控制信號，用Verilog硬件描述語言編程實現圖像數據的采集；3)分析SRAM的讀寫控制時序，采用兩塊SRAM完成圖像數據的存儲。然后編寫軟件測試文件，在ISE Simulator仿真環境進行程序測試與運行，并分析仿真結果，驗證了數據采集和存儲的正確性；最后，對常用視頻圖像算法的MATLAB仿真，選擇適當的算子，采用工具MATLAB、System Generator for DSP和ISE，利用模塊構建方式，搭建視頻算法平臺，實現圖像平滑濾波、銳化濾波算法，在Simulink中仿真并自動生成硬件描述語言和網表，對資源的消耗做簡要分析。 本論文的創新點是采用新的開發環境System Generator for DSP實現視頻圖像算法。這種開發視頻圖像算法的方式靈活性強、設計周期短、驗證方便、是視頻圖像處理發展的必然趨勢。
上傳時間： 2013-05-20
上傳用戶：fudong911
隨著圖像分辨率的越來越高，軟件實現的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。 本文在FPGA平臺上，用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構，架構包括PC機預處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現，根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口，不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。 在硬件架構的基礎上本文實現了排序濾波，中值濾波，卷積運算及高斯濾波，形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略，通過性能分析，FPGA實現圖像處理在時間上比軟件處理有了很大的提高；通過結果的比較，發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。
上傳時間： 2013-07-29
上傳用戶：愛順不順
H.264/AVC是由ITU和ISO兩大組織聯合組成的JVT共同制定的一項新的視頻壓縮技術標準，在較低帶寬上提供高質量的圖像傳輸是H.264/AVC的應用亮點。在同樣的視覺質量前提下，H.264/AVC比H.263和MPEG-4節約了50％的碼率。但H.264獲得優越性能的代價是計算復雜度的增加，據估計其編碼的計算復雜度大約為H.263的3倍，因此很難應用于實時視頻處理領域。針對這一現狀，業內做了大量的研究工作，力圖降低其計算復雜度和提高運行效率。比如在運動估計方面，國內外在這方面的研究已經很成熟。而針對幀內/幀間預測編碼的研究卻較少。因此研究預測模式的快速算法具有理論意義和應用價值。 本文在詳細研究H.264標準視頻壓縮編碼特點基礎上，分析了H.264幀內編碼, 幀間編碼及變換，量化技術的原理及特點，提出了一種基于局部邊緣方向信息的快速幀內模式判決算法，通過結合SAD的模式選擇方法來減少模式選擇數目。它采用了Sobel梯度算子計算當前塊的邊緣信息，累加當前塊中屬于同一方向像素點的邊緣矢量構造不同模式下的邊緣方向直方圖，以便確定最可能的預測模式。該算法有效降低了編碼器的運算復雜度，在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明：Foreman 圖像序列編碼性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，這大大提高了視頻傳輸的質量。 另外在幀間預測模式選擇算法方面進行了改進研究：按順序對不同類型進行判決，有選擇地去比較可能模式，使得在有效減少需判決的模式數量的同時，結合小塊模式搜索中途停止準則來確定最優模式。仿真表明：改進算法相對與原來算法能夠節省很多的編碼時間（平均下降了49.3％），但帶來的圖像質星的下降（平均下降0.08dB,可以忽略）和碼率較少的增加。 同時在整數DCT變換模塊中，提出了一種快速蝶形算法，使得對4×4點數據做一次變換，只需通過8×8次加法和2×8次移位運算便可完成，與原來12×8次加法和4×8次移位相比，新算法大大降低了運算復雜度。 最后介紹FPGA的特點及設計流程，并實現了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實現的H.264編碼視頻處理模塊設計具備了成本低，周期短，設計方法靈活等優點，具有廣闊的市場應用前景。 仿真表明，通過使用本文提出的幀內/幀間速算法方法可使得H.264編碼速度獲得顯著的提高，使H.264 Baseline編碼器能在PC平臺上實現實時編碼。
上傳時間： 2013-07-18
上傳用戶：zukfu
