国产精品自在线拍,2020国产精品视频,中文字幕国产亚洲

序列檢測(cè)器

matlab生成m序列的函數(shù) 原來那個(gè)效率太低

matlab生成m序列的函數(shù) 原來那個(gè)效率太低，主要是因?yàn)閷?shí)際應(yīng)用并不需要生成太長(zhǎng)的m序列，加入了需求長(zhǎng)度，能有效減少運(yùn)行時(shí)間。25級(jí)的移位寄存器，運(yùn)行了一個(gè)小時(shí)都沒有出來一周期，我僅僅需要三千bit而已。改進(jìn)版：

標(biāo)簽： matlab 序列函數(shù) 效率

上傳時(shí)間： 2014-01-27

上傳用戶：stampede
[VHDL經(jīng)典設(shè)計(jì)26例]--在xilinx芯片上調(diào)試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][

[VHDL經(jīng)典設(shè)計(jì)26例]--在xilinx芯片上調(diào)試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內(nèi)部三態(tài)總線][8--含清零和同步時(shí)鐘使能的4位加法計(jì)數(shù)器][9--數(shù)控分頻器][10--4位十進(jìn)制頻率計(jì)][11--譯碼掃描顯示電路][12--用狀態(tài)機(jī)實(shí)現(xiàn)序列檢測(cè)器的設(shè)計(jì)][13--用狀態(tài)機(jī)對(duì)ADC0832電路控制實(shí)現(xiàn)SIN函數(shù)發(fā)生器][14--用狀態(tài)機(jī)實(shí)現(xiàn)ADC0809的采樣電路設(shè)計(jì)][15--DMA方式A/D采樣控制電路設(shè)計(jì)][16--硬件電子琴][17--樂曲自動(dòng)演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA圖像顯示控制器(彩條)][21--VGA圖像顯示控制器][22--等精度頻率計(jì)][23--模擬波形發(fā)生器][24--模擬示波器][25--通用異步收發(fā)器(UART)][26--8位CPU設(shè)計(jì)(COP2000)]

標(biāo)簽： xilinx VHDL 01 02

上傳時(shí)間： 2014-09-06

上傳用戶：han_zh
偽隨機(jī)序列發(fā)生器的vhdl算法設(shè)計(jì)一個(gè)偽隨機(jī)序列發(fā)生器

偽隨機(jī)序列發(fā)生器的vhdl算法設(shè)計(jì)一個(gè)偽隨機(jī)序列發(fā)生器，采用的生成多項(xiàng)式為1+X^3+X^7。要求具有一個(gè)RESET端和兩個(gè)控制端來調(diào)整寄存器初值（程序中設(shè)定好四種非零初值可選）。

標(biāo)簽： vhdl 偽隨機(jī)序列發(fā)生器算法

上傳時(shí)間： 2016-05-09

上傳用戶：wxhwjf
m序列

m序列，只要輸入本原多項(xiàng)式，相應(yīng)的寄存器的數(shù)據(jù)，就可以得到m序列。

標(biāo)簽： 序列

上傳時(shí)間： 2016-05-15

上傳用戶：wsf950131
一個(gè)X24C系列芯片的離線編程器

一個(gè)X24C系列芯片的離線編程器，帶有序列號(hào)和菜單的哦，通過超級(jí)終端輸出顯示菜單和編程狀態(tài)，要編程的芯片數(shù)據(jù)通過二進(jìn)制編輯器添加到源代碼中，一起寫入單片機(jī)，并要在源代碼中修改芯片數(shù)據(jù)的指針。

標(biāo)簽： X24C 系列芯片離線編程

上傳時(shí)間： 2016-06-16

上傳用戶：ayfeixiao
基于CPLD的擾碼與解擾碼器的設(shè)計(jì)

基于CPLD的擾碼與解擾碼器的設(shè)計(jì)，擾碼用M序列實(shí)現(xiàn)，m序列級(jí)數(shù)和頻率可選

標(biāo)簽： CPLD 碼器

上傳時(shí)間： 2016-06-21

上傳用戶：Shaikh
一種利用硬盤序列號(hào)對(duì)自開發(fā)軟件的簡(jiǎn)單且有效的加密注冊(cè)方法

一種利用硬盤序列號(hào)對(duì)自開發(fā)軟件的簡(jiǎn)單且有效的加密注冊(cè)方法，適用于發(fā)布量不大、尤其不公開發(fā)行的專用工程軟件。主要目的：為使開發(fā)者的軟件不被任意復(fù)制使用，用戶每裝一臺(tái)機(jī)器都需要向開發(fā)者報(bào)知用戶號(hào)并索取注冊(cè)號(hào)。基本原理：將硬盤序列號(hào)做運(yùn)算后做為用戶號(hào)，開發(fā)者可利用科學(xué)型計(jì)算器，根據(jù)用戶報(bào)知的用戶號(hào)和只有自己知道的密鑰直接算出注冊(cè)碼返回給用戶；用戶端不需注冊(cè)機(jī)，開發(fā)者也不需解碼器，且注冊(cè)成功后Windows系統(tǒng)會(huì)自動(dòng)保存，以后無需再注冊(cè)，軟件升級(jí)也無需重新注冊(cè)。所附VC源代碼中有實(shí)現(xiàn)方法和詳細(xì)注釋。

標(biāo)簽： 硬盤序列號(hào) 加密開發(fā)軟件

上傳時(shí)間： 2016-08-23

上傳用戶：evil
URISC 處理器由數(shù)據(jù)單元和控制單元組成。數(shù)據(jù)單元中包含保存運(yùn)算數(shù)據(jù)和運(yùn)算結(jié)果的數(shù)據(jù)寄存器

URISC 處理器由數(shù)據(jù)單元和控制單元組成。數(shù)據(jù)單元中包含保存運(yùn)算數(shù)據(jù)和運(yùn)算結(jié)果的數(shù)據(jù)寄存器，也包括用來完成數(shù)據(jù)運(yùn)算的組合邏輯電路單元。控制單元用來產(chǎn)生控制信號(hào)序列，以決定何時(shí)進(jìn)行何種數(shù)據(jù)運(yùn)算。控制單元要從數(shù)據(jù)單元得到條件信號(hào)，以決定繼續(xù)進(jìn)行那些數(shù)據(jù)運(yùn)算，數(shù)據(jù)單元要產(chǎn)生輸出信號(hào)，數(shù)據(jù)運(yùn)算狀態(tài)等有用信息。

標(biāo)簽： URISC 數(shù)據(jù)單元運(yùn)算處理器

上傳時(shí)間： 2014-01-25

上傳用戶：大三三
該問題是線性移位寄存器的綜合問題提出的

該問題是線性移位寄存器的綜合問題提出的，給定一個(gè)N長(zhǎng)的二元序列，如何求出產(chǎn)生這一序列的級(jí)數(shù)最小的線性移位寄存器，即最短的線性移位寄存器

標(biāo)簽： 線性移位寄存器

上傳時(shí)間： 2017-02-12

上傳用戶：梧桐
偽隨機(jī)序列發(fā)生器的vhdl算法設(shè)計(jì)一個(gè)偽隨機(jī)序列發(fā)生器

偽隨機(jī)序列發(fā)生器的vhdl算法設(shè)計(jì)一個(gè)偽隨機(jī)序列發(fā)生器，采用的生成多項(xiàng)式為1+X^3+X^7。要求具有一個(gè)RESET端和兩個(gè)控制端來調(diào)整寄存器初值（程序中設(shè)定好四種非零初值可選）

標(biāo)簽： vhdl 偽隨機(jī)序列發(fā)生器算法

上傳時(shí)間： 2014-12-03

上傳用戶：小寶愛考拉