偽隨機序列發(fā)生器的vhdl算法 設(shè)計一個偽隨機序列發(fā)生器，采用的生成多項式為1+X^3+X^7。要求具有一個RESET端和兩個控制端來調(diào)整寄存器初值（程序中設(shè)定好四種非零初值可選）。
資源簡介：偽隨機序列發(fā)生器的vhdl算法 設(shè)計一個偽隨機序列發(fā)生器，采用的生成多項式為1+X^3+X^7。要求具有一個RESET端和兩個控制端來調(diào)整寄存器初值（程序中設(shè)定好四種非零初值可選）。
上傳時間： 2016-05-09
上傳用戶：wxhwjf
資源簡介：偽隨機序列發(fā)生器的vhdl算法 設(shè)計一個偽隨機序列發(fā)生器，采用的生成多項式為1+X^3+X^7。要求具有一個RESET端和兩個控制端來調(diào)整寄存器初值（程序中設(shè)定好四種非零初值可選）
上傳時間： 2014-12-03
上傳用戶：小寶愛考拉
資源簡介：浮點加法器的vhdl算法設(shè)計 浮點加法器的vhdl算法設(shè)計
上傳時間： 2014-01-13
上傳用戶：z754970244
資源簡介：偽隨機m序列產(chǎn)生的vhdl語言程序
上傳時間： 2013-12-04
上傳用戶：lnnn30
資源簡介：偽隨機碼發(fā)生器的vhdl實現(xiàn) 隨著通信理論的發(fā)展，早在20世紀(jì)40年代，香農(nóng)就曾指出，在某些情況下，為了實現(xiàn)最有效的通信，應(yīng)采用具有白噪聲的統(tǒng)計特性的信號。另外，為了實現(xiàn)高可靠的保密通信，也希望利用隨機噪聲。然而，利用隨機噪聲最大困難是它難以重復(fù)產(chǎn)...
上傳時間： 2013-11-30
上傳用戶：WMC_geophy
資源簡介：基于FPGA的任意波形發(fā)生器的研究與設(shè)計
上傳時間： 2014-01-25
上傳用戶：dudu1210004
資源簡介：基于ti c55x序列dsp的jpeg算法中的哈夫解碼的實現(xiàn)
上傳時間： 2014-12-21
上傳用戶：小寶愛考拉
資源簡介：vhdl源代碼.設(shè)計一個帶有異步清0功能的十進(jìn)制計數(shù)器。計數(shù)器時鐘clk上升沿有效，清零端為clrn,進(jìn)位輸出為co。
上傳時間： 2014-11-21
上傳用戶：xc216
資源簡介：vhdl源代碼.設(shè)計一個模為4的計數(shù)器，并在實驗箱上用七段數(shù)碼管顯示結(jié)果
上傳時間： 2013-12-25
上傳用戶：zxc23456789
資源簡介：硬件出租車記數(shù)器完整的vhdl語言設(shè)計，可以仿真下載測試
上傳時間： 2015-08-24
上傳用戶：nanshan
資源簡介：隨機過程中的possion算法在matlab中的實現(xiàn)例程
上傳時間： 2014-01-17
上傳用戶：zhangyigenius
資源簡介：隨機抽題的生成算法,對于試卷組合很有用處
上傳時間： 2013-12-24
上傳用戶：qq21508895
資源簡介：xilinx提供的頻率發(fā)生器的vhdl源碼，可以運行在spartan3的學(xué)習(xí)開發(fā)板上。
上傳時間： 2015-11-18
上傳用戶：klin3139
資源簡介：波形發(fā)生器的vhdl源代碼，6個通道同步
上傳時間： 2013-12-30
上傳用戶：bakdesec
資源簡介：里面有很多的vhdl程序設(shè)計,希望有適合你們的東西在里面!大家相互學(xué)習(xí)
上傳時間： 2013-12-15
上傳用戶：BIBI
資源簡介：利用動態(tài)規(guī)劃算法解決最長公共子序列問題的改進(jìn)算法。
上傳時間： 2016-02-03
上傳用戶：
資源簡介：基帶碼發(fā)生器的vhdl源碼及仿真程序用于通信系統(tǒng)中基帶碼的產(chǎn)生
上傳時間： 2014-11-21
上傳用戶：hfmm633
資源簡介：頁面置換算法 設(shè)計一個虛擬存儲區(qū)和內(nèi)存工作區(qū),編程序演示FIFO、LRU、OPT算法的具體實現(xiàn)過程,并計算訪問命中率.
上傳時間： 2014-01-14
上傳用戶：SimonQQ
資源簡介：線性相位FIR濾波器（17階）的vhdl語言設(shè)計 功能很強大，很好用
上傳時間： 2016-08-10
上傳用戶：dongbaobao
資源簡介：改進(jìn)的DCT算法設(shè)計，veriloghdl實現(xiàn)
上傳時間： 2016-09-22
上傳用戶：tianyi223
資源簡介：我上課用的計算機算法設(shè)計與分析的電子教案，內(nèi)容包括了最基本的分治法，貪心法，動態(tài)規(guī)劃法，
上傳時間： 2014-01-15
上傳用戶：xjz632
資源簡介：poc的vhdl詳細(xì)設(shè)計 實現(xiàn)握手信號的交互
上傳時間： 2017-02-01
上傳用戶：dianxin61
資源簡介：自己做的vhdl課程設(shè)計，交通燈：實現(xiàn)主干道倒計時，分別為30,20,5秒，分情況：當(dāng)主干道有車時，紅黃綠交替，當(dāng)只一個道路上有車時，那個道的交通燈變綠色，利用max+plus2做成，使用flex8000,epf8282alc84_4只用加一個38譯碼器模塊即可，使用別的板子也可以運...
上傳時間： 2017-02-03
上傳用戶：努力努力再努力
資源簡介：采用vhdl語言設(shè)計一個4通道的數(shù)據(jù)采集控制模塊。系統(tǒng)的功能描述如下： 1.系統(tǒng)主時鐘為100 MHz。 2.數(shù)據(jù)為16位-數(shù)據(jù)線上連續(xù)2次00FF后數(shù)據(jù)傳輸開始。 3.系統(tǒng)內(nèi)部總線寬度為8位。 4.共有4個通道（ch1、ch2、ch3、ch4），每個通道配備100 Bytes的RAM，當(dāng)存滿...
上傳時間： 2013-12-25
上傳用戶：zycidjl
資源簡介：集裝箱的裝載算法設(shè)計 實驗報告 內(nèi)附代碼
上傳時間： 2014-01-11
上傳用戶：大融融rr
資源簡介：一個FIR的vhdl基本設(shè)計介紹，優(yōu)化。代碼與圖文相互對應(yīng)，簡單易懂
上傳時間： 2014-01-24
上傳用戶：wfl_yy
資源簡介：一個可執(zhí)行的nbc算法設(shè)計與實現(xiàn) 有助大家互相探討學(xué)習(xí)
上傳時間： 2017-04-16
上傳用戶：zq70996813
資源簡介：基于java語言的程序算法設(shè)計 功能齊全 設(shè)計創(chuàng)新
上傳時間： 2017-05-04
上傳用戶：15071087253
資源簡介：實現(xiàn)時間序列建模的marple算法，具體操作程序里有提示
上傳時間： 2017-06-03
上傳用戶：tuilp1a
資源簡介：使用狀態(tài)機設(shè)計一個5位序列檢測器。從一串二進(jìn)制碼中檢測出一個已預(yù)置的5位二進(jìn)制碼
上傳時間： 2013-12-13
上傳用戶：xz85592677
