電阻和電容器優先係數電阻和電容器優先係數電阻和電容器優先係數
標簽： 電阻
上傳時間： 2021-12-12
上傳用戶：
臺灣成功大學的關于無人機自動駕駛控制的論文集(1) 這包共4篇，分別為： 無人飛機速度控制器設計與實現 無人飛行船自主性控制設計與實現 無人飛行載具導引飛控整合自動駕駛儀參數選取之研究 無人飛行載具導引飛控之軟體與硬體模擬
標簽： lunwen
上傳時間： 2013-08-03
上傳用戶：luominghua
IIR數字濾波器是沖激響應為無限長的一類數字濾波器，是電子、通信及信號處理領域的重要研究內容，國內外學者對IIR數字濾波器的優化設計進行了大量研究。其中，進化算法優化設計IIR數字濾波器雖然取得了一定的效果，但是其也有自身的一些不足；另外，基于粒子群算法以及人工魚群算法的IIR數字濾波器優化設計也取得了較好的效果。但這些方法都是將多目標優化問題轉化為單目標優化問題，這種方法是將每個目標賦一個權值，然后將這些賦了權值的目標相加，把相加的結果作為目標函數，在此基礎上尋找目標函數的最小值，這樣做造成的問題是可能將其中的任何一種滿足目標函數值最小的情況作為最優解，但實際上得到的不一定是最優解。也就是說，單目標的方法難以區分哪一種情況為最優解，這樣的尋優模型從理論上來說是難以得到最優解的。另外，在將多目標轉化為單目標時，各個目標的權值難以確定，而且最終只能得到唯一解。針對這些問題，本文在研究傳統遺傳算法、進化規劃算法以及量子遺傳算法的IIR數字濾波器優化設計的基礎上，將重點研究IIR數字濾波器的粒子進化規劃優化、遺傳多目標優化以及量子多目標優化。另外，由于在通信系統中IIR數字濾波器有廣泛應用，并且大量采用FPGA實現，多目標優化方法得到的濾波器性能也值得驗證，因此，對多目標優化方法得到的IIR數字濾波器系數進行FPGA仿真驗證有重要的現實意義。 @@ 論文的主要工作及研究成果具體如下： @@ 1.分析IIR數字濾波器的數學模型及其優化設計的參數；針對低通IIR數字濾波器，采用遺傳算法及量子遺傳算法對其進行優化設計，并給出相應的仿真結果及分析。 @@ 2.針對使用進化規劃算法優化設計IIR數字濾波器時容易陷入局部極值的問題，研究粒子進化規劃算法，并將其應用于IIR數字濾波器的優化設計，該算法將粒子群優化算法與進化規劃算法相結合，繼承了粒子群算法局部搜索能力強和進化規劃算法遺傳父代優良基因能力強的優點。將這種新的粒子進化規劃算法應用于IIR低通、高通、帶通、帶阻數字濾波器的優化設計，顯示了較好的效果。 @@ 3.優化設計IIR數字濾波器時，通常將多目標轉化為單目標的優化問題，這種方法雖然設計簡單，但是在將多目標轉化為單目標時，各個目標的權值難以確定，而且最終只能得到唯一解，不能提供更多的有效解給決策者。針對常 用基于單目標優化算法的不足，在分析IIR數字濾波器優化模型和待優化參數的基礎上，本文研究遺傳算法的IIR數字濾波器多目標優化設計方法，該方法將多個目標值直接映射到適應度函數中，通過比較函數值的占優關系來搜索問題的有效解集，使用這種方法可以求得一組有效解，并且將多目標轉化為單目標的優化方法得到的唯一解也能被包括在這一組有效解中。@@ 4.將量子遺傳算法應用于IIR數字濾波器多目標優化設計，研究量子遺傳算法的IIR數字濾波器多目標優化設計方法，并將優化結果與傳統遺傳算法的多目標優化方法進行了比較。仿真結果表明，在對同一種濾波器進行優化設計時，使用該方法得到的結果通帶波動更小，過渡帶更窄，阻帶衰減也更大。 @@ 5.針對IIR數字濾波器的硬件實現問題，在對IIR數字濾波器的結構特征進行分析的基礎上，分別采用遺傳多目標優化方法量子多目標方法優化設計IIR數字濾波器的系數，然后針對兩組系數進行了FPGA( Field-Programmable GateArray，現場可編程門陣列)仿真驗證，并對兩種結果進行了對比分析。 @@關鍵詞：IIR數字濾波器；優化設計
上傳時間： 2013-06-09
上傳用戶：熊少鋒
本論文圍繞大容量汽輪發電機的進相運行展開了研究工作。全文共分七章。第一章首先闡述了發電機進相運行的重要性和迫切性，對國內外相關方面的研究概況作了較為系統全面的綜述，并對本論文的研究內容作了簡單介紹。第二章給出了低頻三維渦流電磁場的復邊值問題，并介紹了復矢量場的一些理論基礎。然后分別利用伴隨算子和伴隨場函數(廣義相互作用原理)、最小作用原理和拉格朗日乘子法(廣義變分原理)，建立了低頻三維渦流電磁場中非自伴算子問題的變分描述。上述三種方法所得的結果與Galerkin法的結果完全一致。第三章介紹了圓柱坐標系下基于拱形體單元的三維穩態溫度場有限元計算模型，并將變分法的結果與Galerkin法的結果進行了對比。第四章建立了汽輪發電機端部三維行波渦流電磁場的數學模型，在渦流控制方程中引入了罰函數項以使庫倫規范自動滿足，并應用廣義相互作用原理導出了對應的泛函變分及其有限元計算格式。然后對多臺大容量汽輪發電機端部的渦流電磁場進行了實例計算，并分析了罰函數項對數值解穩定性的影響以及影響端部電磁場的各種因素。第五章建立了大型汽輪發電機端部三維溫度場的有限元計算模型，并應用傳熱學理論研究了散熱系數、等效熱傳導系數等問題。然后求解了QFSS-300-2型汽輪發電機端部大壓圈上的三維溫度場分布，并與兩臺機組多種工況下的實測數據進行了對比。第六章介紹了二維穩態溫度場的邊值問題及其等價變分，導出了其有限元計算格式。然后求解了QFQS-200-2型汽輪發電機端部壓圈上的溫度分布，并與實測數據進行了對比。第七章首先定性研究了汽輪發電機從遲相運行到進相運行過程中不同區域上磁場強度的變化規律。然后介紹了發電機變參數數學模型，結合實測數據以及最小二乘回歸分析計算了發電機穩態運行時的相關電氣參數，并分析了發電機各物理量之間的相互關系。隨后分析了不同工況下發電機端部結構件上的渦流損耗及溫升的變化趨勢。最后，利用發電機變參數模型給出了發電機的飽和功角特性、靜穩極限以及運行極限圖。
上傳時間： 2013-07-10
上傳用戶：stampede
如何應用PC的基礎語言進行波形函數值運算求得對應函數值再加以存盤例如正弦波三角波對數波調變波等或其它各種函數具體方法如下取函數值文件與主程序連接形成一智能型多功能函數信號發生器在WAVRASM程序下作調試然后將程序轉換燒寫在AVR內PROM或AVR擴展系統的多組并聯輸出控制中插于正弦公司所設計開發的SN-AVREP萬用實驗開發電路中即研制出一部微電腦智能型多功能函數波信號發生器這是本實驗的主要目的
上傳時間： 2013-05-18
上傳用戶：sh19831212
pb開發soket所需要的一個關鍵動態庫，我找了很久的，現在份享一下-pb socket dll
上傳時間： 2013-04-24
上傳用戶：refent
·詳細說明：wince平臺上的語音識別程序，基于evc++ 4.0。文件列表: pocketsphinx-0.3 ................\aclocal.m4 ................\autogen.sh ................\ChangeLog ................\config.gu
上傳時間： 2013-07-06
上傳用戶：小草123
Dongle泛指任何能插到電腦上的小型硬體，PC TV dongle則是用來在PC上觀看電視節目所用的擴充裝置。一般來說，依照採用的電視訊號規格，PC TV dongle可區分成兩大類：若使用的訊源為數位訊號，則屬於數位PC TV dongle；若使用的是類比訊號，則屬於類比PC TV dongle。全球各地皆有不同的採納階段，且推行的廣播標準也不盡相同。
上傳時間： 2013-12-12
上傳用戶：lifangyuan12
特點： 精確度0.1%滿刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設計 尺寸小,穩定性高
上傳時間： 2014-12-23
上傳用戶：ydd3625
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
