采用現場可編程門陣列(FPGA)可以快速實現數字電路,但是用于生成FPGA編程的比特流文件的CAD工具在編制大規模電路時常常需要數小時的時間,以至于許多設計者甚至通過在給定FPGA上采用更多的資源,或者以犧牲電路速度為代價來提高編制速度。電路編制過程中大部分時間花費在布線階段,因此有效的布線算法能極大地減少布線時間。 許多布線算法已經被開發并獲得應用,其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當前最為流行的兩種。然而它們各有缺點:基于SAT的布線算法在可擴展性上有很大缺陷;幾何查找布線算法雖然具有廣泛的拆線重布線能力,但當實際問題具有嚴格的布線約束條件時,它在布線方案的收斂方面存在很大困難。基于此,本文致力于探索一種能有效解決以上問題的新型算法,具體研究工作和結果可歸納如下。 1、在全面調查FPGA結構的最新研究動態的基礎上,確定了一種FPGA布線結構模型,即一個基于SRAM的對稱陣列(島狀)FPGA結構作為研究對象,該模型僅需3個適合的參數即能表示布線結構。為使所有布線算法可在相同平臺上運行,選擇了美國北卡羅來納州微電子中心的20個大規模電路作為基準,并在布線前采用VPR399對每個電路都生成30個布局,從而使所有的布線算法都能夠直接在這些預制電路上運行。 2、詳細研究了四種幾何查找布線算法,即一種基本迷宮布線算法Lee,一種基于協商的性能驅動的布線算法PathFinder,一種快速的時延驅動的布線算法VPR430和一種協商A
標簽:
FPGA
布線算法
上傳時間:
2013-05-18
上傳用戶:ukuk