中文av一区特黄,欧美日韩不卡,男人天堂视频在线观看

延時分析

MCS-51單片機監控程序源代碼分析.rar

MCS-51 單片機監控程序源代碼分析

標簽： MCS 51 單片機

上傳時間： 2013-06-15

上傳用戶：ligong
基于DSP控制的三電平逆變器的研究.rar

高壓變頻調速技術節能效果顯著，多電平逆變器是其常用的一種電路拓撲形式。三電平逆變器能降低功率器件耐壓要求、降低諧波含量，普遍地采用電壓空間矢量脈寬調制的控制策略。將DSP數字控制技術應用于三電平逆變器不僅簡化了系統的硬件結構，提高系統性能，還可以實現系統的優化控制。本文首先簡要介紹了三電平逆變器的拓撲結構和控制策略，并闡述了二極管箝位式三電平逆變器電路結構和電壓空間矢量脈寬調制控制策略的實現方法。在此基礎上，通過對逆變器的工作過程分析，建立了逆變器的數學模型。并提出了一種能控制逆變器直流側電容中點電位平衡并且能降低開關損耗的電壓空間矢量脈寬調制方法。本文在綜述人工神經網絡技術的基礎上，提出一種基于復合人工神經網絡的電壓空間矢量脈寬調制算法，充分利用人工神經網絡的快速并行處理能力、學習能力，縮短了計算時間，降低了由控制延時引起的諧波成分。最后在MATIAB/Simulink環境下，結合ANN工具箱建立了仿真模型。仿真結果證明了基于復合人工神經網絡算法的可行性。本文進行了三電平逆變器的主電路、開關器件驅動電路、電流電壓檢測電路和保護電路等的設計。根據三電平逆變器主電路功率開關多，驅動信號不能共地的特點，本文設計一種利用光耦隔離驅動功率開關器件的驅動保護電路，降低電磁干擾，并在過流等異常情況下實時保護功率開關器件。最后以TMS320LF2407DSP為數字控制平臺，實現了三電平逆變器的電壓空間矢量脈寬調制控制策略。

標簽： DSP 控制三電平逆變器

上傳時間： 2013-07-07

上傳用戶：natopsi
圖書－電子技術學習方法和分析思路輕松入門.rar

圖書－電子技術學習方法和分析思路輕松入門，很不錯的一本書，對電路分析很有用的。

標簽： 圖書分電子技術

上傳時間： 2013-05-16

上傳用戶：lixinxiang
UBoot源碼分析及在S3C2440的移植過程.rar

UBoot源碼分析及在S3C2440的移植過程

標簽： S3C2440 UBoot 源碼分析

上傳時間： 2013-04-24

上傳用戶：CETM008
基于FPGA的GSM解擴解調的設計與實現.rar

擴頻通信系統與常規的通信系統相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優點，在近年來得到了迅速的發展。論文針對直擴通信系統中偽碼和載波同步問題而展開，研究了直擴系統的結構、性能及完成了相關參數的計算，改進了包絡算法，設計了解擴和解調器，最后用ISE9.1實現了解擴和解調器的仿真波形，驗證了設計的正確性。論文研究了擴頻通信系統的特點、國內外發展現狀及理論基礎，完成了DS-QPSK接收機的解擴器和解調器的設計與實現。解擴器主要圍繞著偽碼的捕獲與跟蹤這一核心，分析了解擴器的結構、性能及其完成了相關參數的計算，完成了數字下變頻器、偽碼發生電路、偽碼相關積分提取電路、多通道快碼捕獲電路、偽碼跟蹤鑒相電路、偽碼時鐘調整電路的設計，并在ISE9.1編程綜合得到仿真結果，驗證了設計的正確性。由于相關積分包絡算法是整個系統的基礎和核心，為了減少時延和系統所占硬件資源，改進了包絡算法并得到了仿真驗證。結果表明，它不但減少了硬件資源的占用、縮短了延時，而且對整個系統的優化起著決定性的作用。論文給出了偽碼同步的仿真結果及資源占用情況，有力地說明了解擴器占用資源少、時延短等特點。解調器研究了頻偏及載波相位誤差對信號的影響及同步方案，完成了數控振蕩器、反正切鑒頻器、環路濾波器的設計并得到了相關的仿真波形，實現了載波的跟蹤，給出了仿真結果及資源占用情況，對系統實現過程中的一些經驗進行了總結。最后是對論文工作的一些總結和對今后工作的展望。

標簽： FPGA GSM 解調

上傳時間： 2013-06-13

上傳用戶：924484786
電路分析基礎.rar

這是我們的電路分析課件，希望能幫到正在學將要學想要學這門課的同志們

標簽： 電路分析基礎

上傳時間： 2013-06-10

上傳用戶：leileiq
基于FPGA的RS255，223編解碼器的高速并行實現.rar

隨著信息時代的到來，用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結構相對固定，性能強，不但可以糾正隨機差錯，而且對突發錯誤的糾錯能力也很強，被廣泛應用在數字通信、數據存儲系統中，以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經濟價值。本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構，其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理，使編解碼的數據吞吐量大為提高，同時延時更小。本論文設計了C++仿真平臺，并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠實現數據的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。

標簽： FPGA 255 223

上傳時間： 2013-04-24

上傳用戶：思琦琦
基于FPGA的無線傳感器網絡MAC層控制器的設計與實現.rar

無線傳感器網絡（Wireless Sensor Networks，WSN）是由大量傳感器節點組成，這些節點部署在監測區域內通過無線通信方式，形成的一個多跳自組織的網絡。整個網絡的作用是協作地感知、采集和處理網絡覆蓋區域中監測對象的信息，并發送給觀察者，可廣泛應用于環境監測、醫療護理、軍事、商業等多個領域。媒體訪問控制（Medium Access Control，MAC）協議處于無線傳感器網絡協議的物理層和路由層之間，用于在傳感器節點間公平有效地共享通信媒介，對傳感器網絡的性能有較大影響。與傳統無線網絡不同，提高能量效率和可擴展性是無線傳感器網絡MAC協議設計的主要目標。本文主要闡述基于FPGA對IEEE802．15．4 MAC層功能的實現。首先介紹了無線傳感器網絡的體系結構、MAC協議的設計要求以及已有的MAC層協議，討論了無線傳感器網絡MAC層的主要要求和功能。然后詳細介紹和分析了IEEE802．15．4的MAC協議，并在此基礎上，通過NS2平臺對MAC層協議進行了仿真，研究不同網絡負荷下信道訪問機制的各個參數對吞吐量，丟包率，傳輸延時的影響，分析了隱蔽站問題、確認幀機制。本文對MAC層中的主要功能，諸如數據收發、幀處理、信道接入方式以及幀檢驗等提出了基于FPGA的硬件解決方法。設計選用硬件描述語言VerilogHDL，在QuartusⅡ中完成模塊的綜合和布局布線，在QuartusⅡ和Modelsim中進行時序仿真驗證，最終下載到自主設計Altera公司的Cyclone開發板中。對設計的驗證采取的是由里及外的方式，先對系統主模塊的功能進行驗證，然后下載到與CC2430開發板相連接的FPGA中對設計進行驗證測試。驗證流程是功能仿真、時序仿真和板級調試，最終通過測試，驗證了該設計的功能。測試結果表明，該模塊能滿足無線傳感器網絡低速率應用環境的需要，具有優良的擴展性能，達到了預期的設計目標。

標簽： FPGA MAC 無線傳感器網絡

上傳時間： 2013-06-14

上傳用戶：竺羽翎2222
SATA協議分析及其FPGA實現.rar

并行總線PATA從設計至今已快20年歷史，如今它的缺陷已經嚴重阻礙了系統性能的進一步提高，已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤接口總線，采用點對點方式進行數據傳輸，內置數據/命令校驗單元，支持熱插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的傳輸速度。目前SATA已在存儲領域廣泛應用，但國內尚無獨立研發的面向FPGA的SATAIP CORE，在這樣的條件下設計面向FPGA應用的SATA IP CORE具有重要的意義。本論文對協議進行了詳細的分析，建立了SATA IP CORE的層次結構，將設備端SATA IP CORE劃分成應用層、傳輸層、鏈路層和物理層；介紹了實現該IPCORE所選擇的開發工具、開發語言和所選用的芯片；在此基礎上著重闡述協議IP CORE的設計，并對各個部分的設計予以分別闡述，并編碼實現；最后進行綜合和測試。采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)實現了1.5Gbps的串行傳輸鏈路；設計滿足協議需求、適合FPGA設計的并行結構，實現了多狀態機的協同工作：在高速設計中，使用了流水線方法進行并行設計，以提高速度，考慮到系統不同部分復雜度的不同，設計采用部分流水線結構；采用在線邏輯分析儀Chipscope pro與SATA總線分析儀進行片上調試與測試，使得調試工作方便快捷、測試數據準確；嚴格按照SATA1.0a協議實現了SATA設備端IP CORE的設計。最終測試數據表明，本論文設計的基于FPGA的SATA IP CORE滿足協議需求。設計中的SATA IP CORE具有使用方便、集成度高、成本低等優點，在固態電子硬盤SSD(Solid-State Disk)開發中應用本設計，將使開發變得方便快捷，更能夠適應市場需求。

標簽： SATA FPGA 協議分析

上傳時間： 2013-06-21

上傳用戶：xzt
移動無線信道特性及基于FPGA的信道仿真器實現.rar

移動無線信道特性對移動通信系統性能具有重要影響，移動信道建模和仿真對移動通信系統的研發具有重要意義。因此，對移動信道建模與仿真進行研究，具有重要的理論意義和實際應用價值。本文從無線電波的傳播特點出發，分析了無線電波的傳播模型和描述信道特性的主要參數，重點分析了移動小尺度衰落模型；結合無線電波傳輸環境的特點，研究了平坦衰落信道和頻率選擇性信道的特點，設計了基于FPGA的移動無線信道仿真器，同時給予了軟硬件驗證。本文從衰落的數學模型角度研究了信道傳輸特性，以及各項參數對信道特性的影響。主要做了以下幾個方面的工作： 1.簡要介紹了無線電通信的發展史及信道建模與仿真的意義；論述了信道對無線信號主要的三類影響：自由空間的路徑損失、陰影衰落、多徑衰落；分析了無線通信傳播環境，移動無線通信信道仿真的基本模型，同時介紹了用正弦波疊加法和成型濾波器法建立信道確定型仿真模型的具體實現方法。 2.對移動無線信道特性進行了Matlab仿真，對仿真結果進行了對比分析，對影響信道特性的主要參數設置進行了分析仿真。 3.設計了一種基于FPGA的移動無線信道仿真器，并對實現該仿真器的關鍵技術和實現方法進行了分析。該信道仿真器能夠實時模擬窄帶信號條件下無線信道的主要特點，如多徑時延、多普勒頻移、瑞利衰落等，其主要的技術指標達到了設計要求。該模擬器結構簡單，參數可調，易于擴展，通用性強，可以部分或全部集成到處于研制階段的接收機中，以便于性能測試，也可應用于教學實踐。

標簽： FPGA 移動無線信道

上傳時間： 2013-04-24

上傳用戶：suxuan110425