亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

建模分析

  • 用FPGA實現MPEG-2數字圖像傳輸流語義分析和協議解析功能

    本文首先分析數字圖像壓縮技術的實際應用情況,相關的DVB技術標準和測試標準ETR290,進而提出了一個可適用于實際工作環境的語義分析模型框架;并在FPGA開發環境ISE中按照這個語義分析模型框架構造了一個具體的VHDL模型;同時利用工具軟件Synplify和modelsim完成軟件功能和時序仿真;然后設計相應的硬件測試平臺來驗證模塊功能。針對數字圖像技術實際應用環境的特點,本文提出了一種構建在嵌入式硬件平臺上的分析模塊,可實時分析MPEG-2傳輸流語法。通過連接TCP/IP網絡可實現24小時/7天長時間工作。模塊化的設計,使其可以安裝于各種設備或實際應用環境中的各關鍵節點,通過網絡傳輸到統一的服務器;同時該模塊可設置成不同的硬件觸發模式,使之成為故障傳感器。因此,該模塊適用于工程開通、快速故障監測、長時間監控等。通過與市場上專業測試設備性能進行比較,在測試精確性方面不占優勢,但在達到一定數量級的測試精度后,其廉價、簡易和無需維護的特點將呈現巨大的優勢。

    標簽: FPGA MPEG 數字圖像 傳輸流

    上傳時間: 2013-04-24

    上傳用戶:源弋弋

  • 基于FPGA采用PCM通信實現多路數據采集器的研制

    本文研制的數據采集器,用于采集導彈過載模擬試車臺的各種參數,來評價導彈在飛行過程中的性能,由于試車臺是高速旋轉體,其工作環境惡劣,受電磁干擾大,而且設備要求高,如果遇到設備故障或設備事故,其損失相當巨大,保證設備的安全性和可靠性較為困難。 本文在分析數字通信技術的基礎上,選用了基于現場可編程邏輯陣列(FPGA)采用脈沖編碼調制(PCM)通信實現多路數據采集器的設計,其優點是FPGA技術在數據采集器中可以進行模塊化設計,增加了系統的抗干擾性、靈活性和適應性,并且可以將整個PCM通信系統設計成可編程序系統,用戶只要稍加變更程序,則系統的被測路數、幀結構、碼速率、標度等均可改變以適應任何場合。并且采用合理的糾錯和加密編碼能夠實現數據在傳輸工程中的完整性和安全性。 通過對PCM通信的特點研究,研制了一套集采集與傳輸的系統。文章給出了各個模塊的具體建模與設計,系統采用的是FPGA技術來實現數據采集和信號處理,采用VHDL實現了數字復接器和分接器、編解碼器、調制與解調模塊的建模與設計。采用基于NiosII實現串口通訊,構建了實時性和準確性通信網絡,實現了數據的采集。 測試數據和數據采集的實驗結果證明,采用FPGA技術實現PCM信號的編碼、傳輸、解碼,能夠有較強的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現代技術結合,并且誤碼率較低,要遠遠優于傳統的方法。

    標簽: FPGA PCM 通信實現 多路

    上傳時間: 2013-04-24

    上傳用戶:com1com2

  • 數碼相機閃光燈充電電路原理分析

    數碼相機閃光燈充電電路分析              &nbs

    標簽: 數碼相機 充電 閃光燈

    上傳時間: 2013-07-17

    上傳用戶:小眼睛LSL

  • 基于FPGA的CDMA基站基帶系統

    移動通信是目前通信技術中發展最快的領域之一,CDMA技術憑借其良好的抗噪性、保密性和低功率等優勢成為第三代移動通信的關鍵技術。目前大規模可編程邏輯器件FPGA為CDMA移動通信系統的設計提供了新的技術手段。 本文在深入分析CDMA通信系統的原理和特點的基礎上,提出了CDMA基站基帶系統的總體設計方案,論述了CDMA基站基帶系統前向鏈路和反向鏈路中各個信號處理模塊的工作原理,對CRC編碼模塊、卷積編碼模塊、塊交織器、PN碼生成器、Walsh碼發生器、基帶成形濾波器、QPSK調制器、PN碼捕獲與跟蹤模塊、Viterbi譯碼器等CDMA基站基帶系統的各個模塊進行了基于FPGA的建模和設計,取得了一些有價值的階段性成果。這些對CDMA移動通信系統進行深入探索、研究和設計,具有一定的學術意義和應用價值。

    標簽: FPGA CDMA 基站 基帶系統

    上傳時間: 2013-04-24

    上傳用戶:daguda

  • 基于MATLAB 7.0的信號調制與解調分析

    基于MATLAB 7.0的信號調制與解調分析

    標簽: MATLAB 7.0 信號 調制與解調

    上傳時間: 2013-07-21

    上傳用戶:user08x

  • 低速率語音聲碼器的研究與實現

    數字語音通信是當前信息產業中發展最快、普及面最廣的業務。語音信號壓縮編碼是數字語音信號處理的一個方面,它和通信領域聯系最為密切。在現有的語音編碼中,美國聯邦標準混合激勵線性預測(MELP—Mixed Excited Linear Prediction)算法在2.4kb/s的碼率下取得了較好的語音質量,具有廣闊的應用前景。 FPGA作為一種快速、高效的硬件平臺在數字信號處理和通信領域具有著獨特的優勢。現代大容量、高速度的FPGA一般都內嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題,而且其靈活的可配置特性,使得FPGA構成的DSP系統非常易于修改、測試及硬件升級。 本論文闡述了一種基于FPGA的混合激勵線性預測聲碼器的研究與設計。首先介紹了語音編碼研究的發展狀況以及低速率語音編碼研究的意義,接著在對MELP算法進行深入分析的基礎上,提出了利用DSP Builder在Matlab中建模的思路及實現過程,最后本文把重點放在MELP聲碼器的編解碼器設計上,利用DSP Builder、QuartusⅡ分別設計了其中的濾波器、分幀加窗處理、線性預測分析等關鍵模塊。 在Simulink環境下運用SignalCompiler對編解碼系統進行功能仿真,為了便于仿真,系統中沒有設計的模塊在Simulink中用數學模型代替,仿真結果表明,合成語音信號與原始信號很好的擬合,系統編解碼后語音質量基本良好。

    標簽: 低速 語音 聲碼器

    上傳時間: 2013-06-02

    上傳用戶:lili1990

  • 基于FPGA的高頻數字DCDC變換器研究

    在傳統的電力電子電路中,DC/DC變換器通常采用模擬電路實現電壓或電流的控制。數字控制與模擬控制相比,有著顯著的優點,數字控制可以實現復雜的控制策略,同時大大提高系統的可靠性和靈活性,并易于實現系統的智能化。但目前數字控制基本上限于電力傳動領域,DC/DC變換器由于其開關頻率較高,一般其外圍功能由DSP或微處理器完成,而控制的核心,如PWM發生等大多采用專用控制芯片實現。FPGA由于其快速性、靈活性及保密性等優點,近年來在數字控制領域受到越來越多的關注。基于FPGA的DC/DC變換器是電力電子領域重要的研究方向之一。本文研究了同步Buck變換器的建模、設計及仿真,采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發板實現了Buck變換器的全數字控制。 論文首先從Buck變換器的理論分析入手,根據它的物理特性,研究了該變換器的狀態空間平均模型和小信號分析。為了獲得高性能的開關電源,提出并分析了混雜模型設計方案,然后進行了控制器設計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型,并進行仿真研究。浮點仿真的運算精度與溢出問題,影響了仿真的精度。為了克服這些不足,作者采用了定點仿真方法,得到了滿意的仿真結果。論文還著重論述了開關電源的數字控制器部分,數字控制器一般由三個主要功能模塊組成:模數轉換器、數字脈寬調制器(Digital PulseWidth Modulation:DPWM)和數字補償器。文中重點研究了DPWM和數字補償器,闡述了目前高頻數字控制變換器中存在的主要問題,特別是高頻狀態下DPWM分辨率較低,影響控制精度,甚至引起極限環(Limit Cycling)現象,對DPWM分辨率的提高與系統硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法,該方法在不提高系統硬件頻率的前提下,采用軟件使DPWM的分辨率大大提高。作者還設計了兩種數字補償器,并進行了分析比較,選擇了合適的補償算法,達到了改善系統性能的目的。 設計完成后,作者使用ISE 9.1i軟件進行了FPGA實現的前、后仿真,驗證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設計,采用32MHz的硬件晶振實現了11-bit的DPWM分辨率,開關頻率達到1MHz,得到了滿意的系統性能,論文最后給出了仿真和實驗結果。

    標簽: FPGA DCDC 高頻 數字

    上傳時間: 2013-07-23

    上傳用戶:kristycreasy

  • 基于FPGA的PCIE1接口設計與實現

    隨著現代計算機技術、微電子技術的進一步結合和發展,可編程邏輯技術已成為當前電子設計領域中最具活力和發展前途的技術。通過采用FPGA/EDA技術,對通信卡的PCI接口、E1接口、外部邏輯電路進行集成,并利用目前通用計算機強大的數字信息處理能力,可大大簡化CTI硬件的設計,降低制造成本,提高系統可靠性。 據此,本論文提出了基于FPGA/EDA技術的PCI-E1接口設計方法,文中對PCI總線接口、E1接口及兩接口的互連等相關技術進行了深入分析,對各功能模塊和系統進行了VHDL建模與仿真。 同時,論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺的設計原理和基于DriverWorks的WDM驅動程序的設計方法。 本論文涉及的軟件、硬件系統已經開發、調試完成。測試結果表明:1、論文所研究的PCI接口(主/從設備)在進行配置讀/寫、I/O讀寫、存儲器讀寫及總線的猝發數據傳送等操作中,各項性能符合PCI2.3規范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式:在成幀模式下,信息的有效傳送速率為31×64Kbit/s;在不成幀的模式下,信息的有效傳送速率為2.048Mbit/s。E1輸出口各項參數符合CCITT相關規范要求。 3、論文所研究的PCI-E1接口在與現網設備、模塊的對接測試中,性能穩定。基于本論文的產品已經正式發布。國內部分廠家已對該產品進行了多方面的綜合測試,并計劃將其應用到實際的生產和研究中。 本論文對于CTI硬件的設計是一項嘗試和革新。測試和應用證明該方法行之有效,符合設計目標,具有較廣闊的應用前景。

    標簽: PCIE1 FPGA 接口設計

    上傳時間: 2013-04-24

    上傳用戶:lixinxiang

  • Morlet小波分析的BOTDR信號處理

    基于布里淵散射的分布式光纖傳感器是當前國內外研究的熱點。本文介紹了基于布里淵散射的分布式光纖傳感器的的原理、應用;布里淵時域反射技術(BOTDR)和布里淵時域分析技術(BOTDA)的原理。 受激布里淵散射(SBS)的過程中,入射光和散射光滿足耦合振幅方程組。我們對該方程組采用有限差分法進行數值計算,并用Matlab模擬計算過程,對布里淵散射信號進行分析。 根據布里淵散射信號的特點,我們采用基于Morlet小波變換的DSP信號算法來處理 BOTDR傳感信號。通過對該算法的核心單元——快速傅立葉變換(FFT)的硬件實現,我們在Stratix FPGA上實現了基于Morlet小波變換的DSP算法的硬件電路設計。 最后,在此基礎上,我們對電路功能進行實際的仿真和驗證,并和Matlab得到結果進行比較和分析。

    標簽: Morlet BOTDR 小波分析 信號處理

    上傳時間: 2013-07-22

    上傳用戶:牛布牛

  • 基于FPGA的電梯群控系統的分析與設計

    電梯群控系統是一種控制三臺或以上電梯的控制系統,旨在提高對電梯乘客的服務質量并減少成本,如:電梯的功耗。目前大多數的電梯群控系統采用的是“大廳呼叫指派”的方法來指派電梯去響應乘客的呼梯。在這種方法中,電梯群控系統將根據目前建筑內的客流量來選擇最合適的電梯。在充分研究了當前普遍應用的電梯群控算法后,本文提出了一種基于模糊算法的電梯群控算法,該算法可根據不同的客流量模式對整個建筑中的電梯群進行派梯策略的調整,并在此基礎上,加入了經驗調整參數,使該算法增加了記憶調整功能。 本文在Matlab上對改進的算法進行了相關建模驗證。驗證結果表明,相比只是應用類似模糊算法的電梯群控算法,本算法對于客流量模式相對穩定的大型寫字樓等對群控系統要求比較嚴格的樓宇更為適用,即擁有更好的應用前景。 本文還對所提出的算法在工程上采用FPGA進行應用做了一定的研究。在用C程序建立該算法的基礎上采用了在Xilinx VirtexII Pro開發板上運行MicroBlaze軟IP核的方法對該算法進行了調試并運行成功。得到的運行結果與用Matlab驗證的結果一致。證明了該算法在工程上的可應用性。

    標簽: FPGA 電梯群控系統

    上傳時間: 2013-07-02

    上傳用戶:壞壞的華仔

主站蜘蛛池模板: 常德市| 深水埗区| 彭山县| 南召县| 萨迦县| 通海县| 济源市| 德惠市| 平昌县| 无棣县| 蓝山县| 大名县| 乌兰察布市| 新乡市| 射阳县| 桂林市| 团风县| 安溪县| 太原市| 隆尧县| 博兴县| 万盛区| 铁岭县| 山丹县| 婺源县| 迁安市| 乐安县| 吴忠市| 慈利县| 南召县| 界首市| 永靖县| 遵化市| 康马县| 韶山市| 封丘县| 扎赉特旗| 宝山区| 满城县| 南充市| 神农架林区|