單片機(jī)開發(fā)過程中用到的多功能工具，包括熱敏電阻RT值--HEX數(shù)據(jù)轉(zhuǎn)換；3種LED編碼；色環(huán)電阻計算器；HEX/BIN 文件互相轉(zhuǎn)換；eeprom數(shù)據(jù)到C/ASM源碼轉(zhuǎn)換；CRC校驗生成；串口調(diào)試，帶簡單而實用的數(shù)據(jù)分析功能；串口/并口通訊監(jiān)視等功能. 用C++ Builder開發(fā)，無須安裝，直接運(yùn)行，不對注冊表進(jìn)行操作。純綠色軟件。
標(biāo)簽： 超級單片機(jī)
上傳時間： 2013-06-19
上傳用戶：6546544
隨著我國現(xiàn)代化的大力發(fā)展，對能源的需求越來越多，但是能源危機(jī)卻已成為全球性的問題，在眾多能源當(dāng)中，電能是人類生活中最重要的能源，如何節(jié)約電能，提高電能利用率是我們必須人力解決的問題。本文就超級電容儲能系統(tǒng)在地鐵中的應(yīng)用進(jìn)行了研究，提出了相應(yīng)的控制策略并對其進(jìn)行了建模論證。 文中首先對現(xiàn)有的幾種儲能裝置進(jìn)行了簡單的介紹，分析了儲能系統(tǒng)的發(fā)展現(xiàn)狀和趨勢，后來還介紹了地鐵供電和地鐵車輛的一些情況，對應(yīng)用對象進(jìn)行了一定的研究；然后對超級電容的特點(diǎn)和一些應(yīng)用特性進(jìn)行了分析，結(jié)合地鐵的實際工況，提出了能量回收系統(tǒng)的控制策略。 最后，利用Matlab仿真工具對能量回收系統(tǒng)進(jìn)行了建模和仿真，驗證了系統(tǒng)控制策略的正確性。在文章的末尾，還通過一些調(diào)查數(shù)據(jù)對超級電容能量回收系統(tǒng)實際應(yīng)用中可能碰到的問題進(jìn)行了討論。 隨著超級電容的快速普及和發(fā)展，超級電容器儲能及應(yīng)用技術(shù)的研究將是一個很有潛力的發(fā)展方向，具有很高的市場潛力和應(yīng)用價值。
上傳時間： 2013-07-26
上傳用戶：330402686
永磁同步發(fā)電機(jī)由于一系列高效節(jié)能的優(yōu)點(diǎn)，在工農(nóng)業(yè)生產(chǎn)、航空航天、國防和日常生活中得到廣泛應(yīng)用，并且受到許多學(xué)者的關(guān)注，其研究領(lǐng)域主要涉及永磁同步發(fā)電機(jī)的設(shè)計、精確性能分析、控制等方面。 本課題作為國家自然科學(xué)基金項目《無刷無勵磁機(jī)諧波勵磁的混合勵磁永磁電機(jī)的研究》的課題，主要研究永磁電機(jī)的電磁場空載和負(fù)載計算，求出永磁電機(jī)的電壓波形和電壓調(diào)整率，為分段式轉(zhuǎn)子的混合勵磁永磁電機(jī)的研究奠定基礎(chǔ)，主要做了以下工作： 首先介紹了永磁同步發(fā)電機(jī)的基本原理，包括永磁同步發(fā)電機(jī)的結(jié)構(gòu)形式和永磁同步發(fā)電機(jī)的運(yùn)行性能，采用傳統(tǒng)解析理論給出了電壓調(diào)整率的計算方法及外特性的計算模型；然后用有限元ANSYS對永磁同步發(fā)電機(jī)樣機(jī)進(jìn)行實體建模，經(jīng)過定義分配材料、劃分網(wǎng)格、加邊界條件和載荷、求解計算等，得到矢量磁位Az、磁場強(qiáng)度H、磁感應(yīng)強(qiáng)度B等結(jié)果，直觀地看出電機(jī)內(nèi)部的磁場分布情況。 其次根據(jù)電磁場計算結(jié)果，應(yīng)用齒磁通法對其進(jìn)行后處理。該方法求解轉(zhuǎn)子在一個齒距內(nèi)不同位置處的磁場，以定子齒的磁通為計算單位，根據(jù)繞組與齒的匝鏈關(guān)系，計算出磁鏈隨時間的變化，進(jìn)而得到永磁同步發(fā)電機(jī)空、負(fù)載時電壓大小及波形。通過計算結(jié)果寫實驗結(jié)果對比，驗證了齒磁通法的正確性，為計算永磁同步發(fā)電機(jī)各種性能特性提供有力工具。 最后，基于齒磁通法對永磁同步發(fā)電機(jī)的外特性進(jìn)行了深入研究，定量分析了結(jié)構(gòu)參數(shù)對外特性的影響規(guī)律，提出了有效降低電壓調(diào)整率的方法的是：增加氣隙長度g的同時，適當(dāng)增加永磁體的磁化方向的長度hm；此外，要盡量的減少每相串聯(lián)匝數(shù)N和增大導(dǎo)線面積以減小阻抗參數(shù)。通過改變電機(jī)的結(jié)構(gòu)參數(shù)，對其電磁場進(jìn)行計算，找到永磁電機(jī)電壓調(diào)整率的變化規(guī)律，為加電勵磁的混合勵磁永磁電機(jī)做準(zhǔn)備，達(dá)到穩(wěn)定輸出電壓的目的。
標(biāo)簽： 永磁同步 發(fā)電機(jī) 磁場分析
上傳時間： 2013-04-24
上傳用戶：15853744528
由于傳統(tǒng)供電系統(tǒng)的固有缺陷，當(dāng)單臺電源供電時，一旦發(fā)生故障可能導(dǎo)致整個系統(tǒng)癱瘓，造成不可估計的損失。逆變電源并聯(lián)技術(shù)是提高逆變電源運(yùn)行可靠性和擴(kuò)大供電容量的重要手段。并聯(lián)技術(shù)可以提高逆變電源的通用性和靈活性，使系統(tǒng)設(shè)計、安裝、組合更加方便，使可靠性進(jìn)一步提高。 本文主要研究逆變電源輸出的數(shù)字控制技術(shù)，以及逆變電源的并聯(lián)控制策略，以改善逆變電源的輸出性能，提高逆變電源的可靠性，并為分布式發(fā)電系統(tǒng)提供最基本的單元模塊。本系統(tǒng)采用高頻逆變技術(shù)，主電路前級采用BOOST升壓，后級采用半橋逆變電路，以TI公司的TMS320F2806DSP為主控核心實現(xiàn)了系統(tǒng)的控制功能。本文主要研究內(nèi)容如下： 1.首先介紹了當(dāng)前的適合逆變電源的控制策略，分析了這些控制策略的優(yōu)缺點(diǎn)，介紹了當(dāng)前的適用于逆變電源并聯(lián)運(yùn)行的控制策略，并簡單介紹了它們的原理； 2.介紹了逆變電源無線并聯(lián)的關(guān)鍵技術(shù)，依據(jù)下垂并聯(lián)控制的數(shù)學(xué)模型，對并聯(lián)系統(tǒng)的功率下垂特性、功率解耦控制思想等方面進(jìn)行了詳細(xì)的分析； 3.通過對當(dāng)前逆變電源控制策略的分析、研究，對所選的逆變電源主電路進(jìn)行數(shù)學(xué)建模，設(shè)計了逆變電源三閉環(huán)調(diào)節(jié)控制器，并通過Matlab仿真工具進(jìn)行仿真，驗證了該控制策略的可行性； 4.建立了單相逆變電源無線并聯(lián)控制系統(tǒng)的MATLAB仿真模型，并通過仿真實驗對其進(jìn)行了驗證分析，結(jié)果表明：該基于下垂法控制的無線并聯(lián)方案可以使系統(tǒng)實現(xiàn)對輸出有功功率、無功功率和諧波功率的良好控制； 5.采用DSP為主控芯片，設(shè)計并制作了單相無線并聯(lián)型逆變電源樣機(jī)，給出并聯(lián)型逆變單元輸出濾波電感參數(shù)選擇的工程設(shè)計方法和原則，并對上述的三閉環(huán)控制策略進(jìn)行了實驗測試，實驗結(jié)果良好。
標(biāo)簽： 高頻逆變電源 并聯(lián)控制 策略
上傳時間： 2013-04-24
上傳用戶：1079836864
51常用的一些工具 包括時鐘計算，等等
上傳時間： 2013-07-05
上傳用戶：
介紹ARM的調(diào)試方法，及ARM開發(fā)工具ads的原理與應(yīng)用(講的很詳細(xì)，共三部分)
上傳時間： 2013-07-24
上傳用戶：www123lll
介紹ARM的調(diào)試方法，及ARM開發(fā)工具ads的原理與應(yīng)用(講的很詳細(xì)，共三部分)
上傳時間： 2013-05-29
上傳用戶：zhuoying119
隨著我國工業(yè)和國民經(jīng)濟(jì)的快速發(fā)展，電網(wǎng)負(fù)荷急劇增加，特別是沖擊性、非線性負(fù)荷所占比重不斷加大，使得供電電壓發(fā)生波動和閃變，嚴(yán)重影響著電網(wǎng)的電能質(zhì)量。根據(jù)國際電工委員會(IEC)電磁兼容(EMC)標(biāo)準(zhǔn)IEC61000-3-7以及國標(biāo)GB12326-2000，電壓波動和閃變己成為衡量電能質(zhì)量的重要指標(biāo)。 電壓波動和閃變作為衡量電能質(zhì)量的重要指標(biāo)，能更直接、迅速地反映出電網(wǎng)的供電質(zhì)量。然而，目前國內(nèi)還沒有很好的電壓波動與閃變測量的數(shù)字信號處理方法。為此，論文在深入研究電壓波動和閃變測量技術(shù)的基礎(chǔ)上，提出一種基于Simulink/DSP Builder的數(shù)字信號處理的FPGA設(shè)計方法，利用DSP Builder工具將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，從而能夠?qū)⒏嗑杏谙到y(tǒng)算法的優(yōu)化上。該方法充分利用Matlab/Simulink系統(tǒng)建模的優(yōu)勢，同時也能夠發(fā)揮FPGA并行執(zhí)行速度快、測量精度高的優(yōu)點(diǎn)。 論文首先介紹了電壓波動和閃變的基木概念、特征量，闡述了電壓波動與閃變的測量原理，分析比較了現(xiàn)有測量方法和裝置的特點(diǎn)和優(yōu)劣。然后依據(jù)電壓波動與閃變測量的IEC標(biāo)準(zhǔn)以及國家標(biāo)準(zhǔn)，在對電壓波動與閃變測量模擬仿真的基礎(chǔ)上研究其數(shù)字化實現(xiàn)方法，即采用數(shù)字濾波的方式在Simulink/DSP Builder工具下設(shè)計電壓波動與閃變測量系統(tǒng)的數(shù)字模型。同時在ModelSim SE6.1d軟件下進(jìn)行了系統(tǒng)功能仿真，并且在Altera公司的FPGA設(shè)計軟件QuartusⅡ6.0下進(jìn)行了系統(tǒng)時序仿真。 仿真結(jié)果表明，基于Simulink/DSP Builder窗口化的數(shù)字信號處理的FPGA設(shè)計方案，設(shè)計簡單、快捷高效，能夠滿足電壓波動和閃變測量最初的系統(tǒng)設(shè)計要求，為進(jìn)一步從事電壓波動和閃變測量研究提供了一種全新的設(shè)計理念，具有一定的理論與現(xiàn)實意義。
上傳時間： 2013-07-10
上傳用戶：笨小孩
現(xiàn)場可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費(fèi)類電子和車用電子類等領(lǐng)域，但國內(nèi)市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質(zhì)量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統(tǒng)性能的重要因素。目前，為了消除FPGA芯片內(nèi)的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(huán)(DLL)和鎖相環(huán)(PLL)兩種方法，而其各自又分為數(shù)字設(shè)計和模擬設(shè)計。雖然用模擬的方法實現(xiàn)的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設(shè)計難易程度以及可復(fù)用性等多方面考慮，我們更愿意采用數(shù)字的方法來實現(xiàn)。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎(chǔ)，對全數(shù)字延時鎖相環(huán)(DLL)電路進(jìn)行分析研究和設(shè)計，在此基礎(chǔ)上設(shè)計出具有自主知識產(chǎn)權(quán)的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設(shè)計、晶體管級電路設(shè)計和仿真以及最后對設(shè)計好的電路仿真分析、電路的優(yōu)化等做了大量的工作，通過比較DLL與PLL、數(shù)字DLL與模擬DLL，深入的分析了全數(shù)字DLL模塊電路組成結(jié)構(gòu)和工作原理，設(shè)計出了符合指標(biāo)要求的全數(shù)字DLL模塊電路，為開發(fā)自我知識產(chǎn)權(quán)的FPGA奠定了堅實的基礎(chǔ)。 本文先簡要介紹FPGA及其時鐘管理技術(shù)的發(fā)展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優(yōu)劣。接著詳細(xì)論述了DLL模塊及各部分電路的工作原理和電路的設(shè)計考慮，給出了全數(shù)字DLL整體架構(gòu)設(shè)計。最后對DLL整體電路進(jìn)行整體仿真分析，驗證電路功能，得出應(yīng)用參數(shù)。在設(shè)計中，用Verilog-XL對部分電路進(jìn)行數(shù)字仿真，Spectre對進(jìn)行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設(shè)計采用TSMC0.18μmCMOS工藝庫建模，設(shè)計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達(dá)到了國外同類產(chǎn)品的相應(yīng)指標(biāo)。最后完成了輸出電路設(shè)計，可以實現(xiàn)時鐘占空比調(diào)節(jié)，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
上傳時間： 2013-06-10
上傳用戶：yd19890720
當(dāng)今電子系統(tǒng)的設(shè)計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計是以知識產(chǎn)權(quán)核(IPCore)為基礎(chǔ)，以硬件描述語言為主要設(shè)計手段，借助以計算機(jī)為平臺的EDA工具進(jìn)行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上，給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進(jìn)行SOPC(System On a Programmable Chip)設(shè)計流程后，依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實現(xiàn)方案，模塊化的設(shè)計方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過程中，用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進(jìn)行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能，調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core，進(jìn)一步提高了開發(fā)效率。 在進(jìn)行編譯、仿真調(diào)試成功后，經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實現(xiàn)方案。
標(biāo)簽： FPGA 調(diào)制解調(diào)器
上傳時間： 2013-06-24
上傳用戶：liuchee
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
