利用PWM產生高精度正弦波,從PWM引腳輸出的脈沖信號經過簡單的低通濾波后,可以得到平滑的正弦波,波的頻率可以微調
上傳時間： 2015-06-27
上傳用戶：qq521
5509開發板測試程序,通過觀測XF引腳是否有方波來初步估計試驗板硬件是否有問題
上傳時間： 2015-06-28
上傳用戶：change0329
89S51 與數碼管顯示器以及鍵盤SW 對應引腳的聯機為： P0.0-------------------------數碼管顯示器的a腳 P0.1-------------------------數碼管顯示器的b腳 P0.2-------------------------數碼管顯示器的c腳 P0.3-------------------------數碼管顯示器的d腳 P0.4-------------------------數碼管顯示器的e腳 P0.5-------------------------數碼管顯示器的f腳 P0.6-------------------------數碼管顯示器的g腳 P0.7-------------------------數碼管顯示器的dp腳 ； P2.2-------------------------數碼管顯示器1的驅動腳 P2.3-------------------------數碼管顯示器2的驅動腳 P2.4-------------------------數碼管顯示器3的驅動腳 P2.5-------------------------數碼管顯示器4的驅動腳 P2.6-------------------------數碼管顯示器5的驅動腳 P2.7-------------------------數碼管顯示器6的驅動腳 ； P2.2-------------------------鍵盤SW1 P2.3-------------------------鍵盤SW2 P2.4-------------------------鍵盤SW3 P2.5-------------------------鍵盤SW4 P2.6-------------------------鍵盤SW5 P2.7-------------------------鍵盤SW6
上傳時間： 2013-12-29
上傳用戶：1583060504
SSL測試技朮說明文檔﹐解決SSL測試相關問題﹐英文。
上傳時間： 2013-12-09
上傳用戶：894898248
uc/FS 的檔案系統 電子書 裡頭有教導如何製作檔案系統
上傳時間： 2014-12-03
上傳用戶：13160677563
Lattice 公 司 把 當 今 兩 種 最 新 的 系 統 設 計 技 術，VHDL 和 在 系 統 可 編 程 ( ISP ) 邏 輯 器 件 聯 系 在 一 起， 構 成 了isp-VHDl Viewlogic 系 統。isp-VHDL 是 進 行 電 子 系 統 設 計 的 強 有 力 的 工 具， 使 用 它 可 以 加 快 設 計 產 品 投 放 市 場 的 時 間。 isp-VHDL Viewlogic 軟 件 能 用 于 各 種 邏 輯 設 計， 這 套 軟 件 具 有 功 能 強 大 的 VHDL 綜 合、原 理 圖 輸 入、功 能 與 時 序 仿 真、ispDS+ 適 配 器 和 ispDOWNLOAD 能 力。
標簽： Lattice
上傳時間： 2014-01-06
上傳用戶：luopoguixiong
個人編寫的欣技8000應用程序(已經測試穩定的應用程序結構),大大簡化應用程序的編寫.可應用于欣技700~8000之內的機型
上傳時間： 2015-07-11
上傳用戶：腳趾頭
串行EEPROM芯片資料,用單片機引腳二線制訪問
上傳時間： 2015-07-13
上傳用戶：lili123
8位流水燈實例程序 功能是,將RB的8條引腳全部設置為輸出模式,依次從RB0到RB7送出高電平,然后再依次從RB7到RB0送出高電平.并且周而復始
上傳時間： 2014-01-25
上傳用戶：蟲蟲蟲蟲蟲蟲
模塊使用外部濾波器回路來抑制信號抖動和電磁干擾。濾波器回路由PLL接在濾波器輸入引腳PLLF和PLLF2之間的電阻Rl和電容Cl、C2組成。電容 Cl、C2必須為無極性電容。在不同的振蕩器頻率下，R1、Cl、C2的取值不同，常用的參數組合如表l所列。PLL模塊的電源引腳PLLVCCA分別通過磁珠和0.1μF的電容與數字電源引腳VDD和數字地引腳VSS連接，構成低通濾波電路，保證時鐘模塊的可靠供電。模塊使用外部濾波器回路來抑制信號抖動和電磁干擾。濾波器回路由PLL接在濾波器輸入引腳PLLF和PLLF2之間的電阻Rl和電容Cl、C2組成。電容 Cl、C2必須為無極性電容。在不同的振蕩器頻率下，R1、Cl、C2的取值不同，常用的參數組合如表l所列。PLL模塊的電源引腳PLLVCCA分別通過磁珠和0.1μF的電容與數字電源引腳VDD和數字地引腳VSS連接，構成低通濾波電路，保證時鐘模塊的可靠供電。
上傳時間： 2014-01-07
上傳用戶：ikemada
