3 FPGA設計流程
完整的FPGA 設計流程包括邏輯電路設計輸入、功能仿真、綜合及時序分析、實現(xiàn)、加載配置、調(diào)試。FPGA 配置就是將特定的應用程序設計按FPGA設計流程轉(zhuǎn)化為數(shù)據(jù)位流加載到FPGA 的內(nèi)部存儲器中，實現(xiàn)特定邏輯功能的過程。由于FPGA 電路的內(nèi)部存儲器都是基于RAM 工藝的，所以當FPGA電路電源掉電后，內(nèi)部存儲器中已加載的位流數(shù)據(jù)將隨之丟失。所以，通常將設計完成的FPGA 位流數(shù)據(jù)存于外部存儲器中，每次上電自動進行FPGA電路配置加載。
4 FPGA配置原理
以Xilinx公司的Qpro Virtex Hi-Rel系列XQV100電路為例，F(xiàn)PGA的配置模式有四種方案可選擇：MasterSerial Mode，Slave Serial Mode，Master selectMAPMode，Slave selectMAP Mode。配置是通過芯片上的一組專/ 復用引腳信號完成的，主要配置功能信號如下：
(1)M0、M1、M2：下載配置模式選擇;
(2)CLK：配置時鐘信號;
(3)DONE：顯示配置狀態(tài)、控制器件啟動;
標簽：
Xilinx
FPGA
集成電路
動態(tài)老化
上傳時間：
2013-11-18
上傳用戶：oojj
