PADS元件引腳定義
上傳時(shí)間： 2013-11-08
上傳用戶：bnfm
用Verilog HDL實(shí)現(xiàn)I2C總線功能
上傳時(shí)間： 2013-11-05
上傳用戶：sssl
色環(huán)電阻識(shí)別小程序V1.0--功能說(shuō)明： 1、能直接根據(jù)色環(huán)電阻的顏色計(jì)算出電阻值和偏差； 2、能根據(jù)電阻值，反標(biāo)電阻顏色； 3、支持四環(huán)、五環(huán)電阻計(jì)算； 4、帶萬(wàn)用表直讀數(shù)； 色環(huán)電阻識(shí)別小程序--使用說(shuō)明： 1、選擇電阻環(huán)數(shù)；（四環(huán)電阻或五環(huán)電阻） 2、如果是“色環(huán)轉(zhuǎn)阻值”則：鼠標(biāo)點(diǎn)擊對(duì)應(yīng)環(huán)的顏色，然后點(diǎn)按鈕“色環(huán)→阻值” 3、如果是“阻值轉(zhuǎn)色環(huán)”則：輸入相應(yīng)阻值、單位、精度，點(diǎn)按鈕“阻值→色環(huán)” 國(guó)家標(biāo)稱電阻值說(shuō)明： ★E6±20%系列：1.0、1.5、2.2、3.3、4.7、6.8 E12±10%系列：1.0、1.2、1.5、1.8、2.2、2.7、3.3、3.9、4.7、5.6、6.8、8.2、9.1 E24 I級(jí)±5%：1.0、1.1、1.2、1.3、1.5、1.6、1.8、2.0、2.2、2.4、2.7、3.0、3.3、3.6、3.9、4.3、4.7、5.1、5.6、6.2、6.8、7.5、8.2、9.1 使用注意事項(xiàng)： 1、請(qǐng)不要帶電和在路測(cè)試電阻，這樣操作既不安全也不能測(cè)出正確阻值； 2、請(qǐng)不要用手接觸到電阻引腳，因?yàn)槿梭w也有電阻，會(huì)使測(cè)試值產(chǎn)生誤差； 3、請(qǐng)正確選擇萬(wàn)用表的檔位（電阻檔）和量程（200、20K、2M量程)
標(biāo)簽： 最新電阻色環(huán)的 教程 識(shí)別
上傳時(shí)間： 2013-11-24
上傳用戶：tou15837271233
PADS高級(jí)教程，PADS BlazeRouter功能簡(jiǎn)介之交互式高速PCB設(shè)計(jì)。 ? BlazeRouter設(shè)計(jì)環(huán)境
標(biāo)簽： BlazeRouter PADS PCB 交互式
上傳時(shí)間： 2013-11-12
上傳用戶：hn891122
altium designer高級(jí)功能介紹
標(biāo)簽： designer altium summer 教程
上傳時(shí)間： 2013-11-03
上傳用戶：wyc199288
用FPGA設(shè)計(jì)多功能數(shù)字鐘
上傳時(shí)間： 2013-10-27
上傳用戶：ommshaggar
Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具備在系統(tǒng)可編程性、可靠的引腳鎖定以及JTAG 邊界掃描測(cè)試功能。此強(qiáng)大的功能組合允許設(shè)計(jì)人員在進(jìn)行重大更改時(shí)，仍能保留原始的器件引腳，從而避免重組 PC 板。通過(guò)利用嵌入式控制器從板載 RAM 或 EPROM 對(duì)這些CPLD 和 FPGA 編程，設(shè)計(jì)人員可輕松升級(jí)、修改和測(cè)試設(shè)計(jì)，即使在現(xiàn)場(chǎng)也是如此。
上傳時(shí)間： 2013-11-03
上傳用戶：dongbaobao
隨著PCB設(shè)計(jì)復(fù)雜程度的不斷提高，設(shè)計(jì)工程師對(duì) EDA工具在交互性和處理復(fù)雜層次化設(shè)計(jì)功能的要求也越來(lái)越高。Cadence Design Systems, Inc. 作為世界第一的EDA工具供應(yīng)商，在這些方面一直為用戶提供業(yè)界領(lǐng)先的解決方案。在 Concept-HDL15.0中，這些功能又得到了大度地提升。首先，Concept-HDL15.0，提供了交互式全局屬性修改刪除，以及全局器件替換的圖形化工作界面。在這些全新的工作環(huán)境中，用戶可以在圖紙，設(shè)計(jì)，工程不同的級(jí)別上對(duì)器件，以及器件/線網(wǎng)的屬性進(jìn)行全局性的編輯。
上傳時(shí)間： 2013-11-12
上傳用戶：ANRAN
15.2 已經(jīng)加入了有關(guān)貫孔及銲點(diǎn)的Z軸延遲計(jì)算功能. 先開(kāi)啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項(xiàng). 點(diǎn)選 Electrical Constraints dialog box 下 Options 頁(yè)面 勾選 Z-Axis delay欄.
上傳時(shí)間： 2013-11-12
上傳用戶：Late_Li
GMSK信號(hào)具有很好的頻譜和功率特性，特別適用于功率受限和信道存在非線性、衰落以及多普勒頻移的移動(dòng)突發(fā)通信系統(tǒng)。根據(jù)GMSK調(diào)制的特點(diǎn)，提出 亍一種以FPGA和CMX589A為硬件裁體的GMSK調(diào)制器的設(shè)計(jì)方案，并給出了方案的具體實(shí)現(xiàn)，包括系統(tǒng)結(jié)構(gòu)、利用CMX589A實(shí)現(xiàn)的高斯濾波器、 FPGA實(shí)現(xiàn)的調(diào)制指數(shù)為O．5的FM調(diào)制器以及控制器。對(duì)系統(tǒng)功能和性能測(cè)試結(jié)果表明，指標(biāo)符合設(shè)計(jì)要求，工作穩(wěn)定可靠。 關(guān)鍵詞：GMSK；DDS；FM調(diào)制器；FPGAl 引 言 由于GMSK調(diào)制方式具有很好的功率頻譜特性，較優(yōu)的誤碼性能，能夠滿足移動(dòng)通信環(huán)境下對(duì)鄰道干擾的嚴(yán)格要求，因此成為GSM、ETS HiperLANl以及GPRS等系統(tǒng)的標(biāo)準(zhǔn)調(diào)制方式。目前GMSK調(diào)制技術(shù)主要有兩種實(shí)現(xiàn)方法，一種是利用GMSK ASIC專用芯片來(lái)完成，典型的產(chǎn)品如FX589或CMX909配合MC2833或FX019來(lái)實(shí)現(xiàn)GMSK調(diào)制。這種實(shí)現(xiàn)方法的特點(diǎn)是實(shí)現(xiàn)簡(jiǎn)單、基帶信 號(hào)速率可控，但調(diào)制載波頻率固定，沒(méi)有可擴(kuò)展性。另外一種方法是利用軟件無(wú)線電思想采用正交調(diào)制的方法在FPGA和DSP平臺(tái)上實(shí)現(xiàn)。其中又包括兩種實(shí)現(xiàn) 手段，一種是采用直接分解將單個(gè)脈沖的高斯濾波器響應(yīng)積分分成暫態(tài)部分和穩(wěn)態(tài)部分，通過(guò)累加相位信息來(lái)實(shí)現(xiàn)；另一種采用頻率軌跡合成，通過(guò)采樣把高斯濾波 器矩形脈沖響應(yīng)基本軌跡存入ROM作為查找表，然后通過(guò)FM調(diào)制實(shí)現(xiàn)。這種利用軟件無(wú)線電思想實(shí)現(xiàn)GMSK調(diào)制的方法具有調(diào)制參數(shù)可變的優(yōu)點(diǎn)，但由于軟件 設(shè)計(jì)中涉及到高斯低通濾波、相位積分和三角函數(shù)運(yùn)算，所以調(diào)制器參數(shù)更改困難、實(shí)現(xiàn)復(fù)雜。綜上所述，本文提出一種基于CMX589A和FPGA的GMSK 調(diào)制器設(shè)計(jì)方案。與傳統(tǒng)實(shí)現(xiàn)方法比較具有實(shí)現(xiàn)簡(jiǎn)單、調(diào)制參數(shù)方便可控和軟件剪裁容易等特點(diǎn)，適合于CDPD、無(wú)中心站等多種通信系統(tǒng)，具有重要現(xiàn)實(shí)意義。
上傳時(shí)間： 2015-01-02
上傳用戶：zhang_yi
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
