openCVCam使用教學(xué)，包含函數(shù)的使用與流程直行
標(biāo)簽： openCVCam
上傳時間： 2016-04-24
上傳用戶：yimoney
VHDL語言的高頻時鐘分頻模塊。一種新的分頻器實(shí)現(xiàn)方法。
上傳時間： 2013-08-10
上傳用戶：zxh122
摘要: 介紹了時鐘分相技術(shù)并討論了時鐘分相技術(shù)在高速數(shù)字電路設(shè)計(jì)中的作用。 關(guān)鍵詞: 時鐘分相技術(shù); 應(yīng)用 中圖分類號: TN 79 文獻(xiàn)標(biāo)識碼:A 文章編號: 025820934 (2000) 0620437203 時鐘是高速數(shù)字電路設(shè)計(jì)的關(guān)鍵技術(shù)之一, 系統(tǒng)時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現(xiàn)代電子系統(tǒng)對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設(shè)計(jì)上面。但隨著系統(tǒng)時鐘頻率的升高。我們的系統(tǒng)設(shè)計(jì)將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設(shè)計(jì)提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統(tǒng)時鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來達(dá)到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。 所以在高速數(shù)字系統(tǒng)設(shè)計(jì)中對高頻時鐘信號的處理應(yīng)格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術(shù), 以低頻的時鐘實(shí)現(xiàn)高頻的處 理。 1 時鐘分相技術(shù) 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術(shù), 就是把 時鐘周期的多個相位都加以利用, 以達(dá)到更高的時間分辨。在通常的設(shè)計(jì)中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統(tǒng)的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達(dá)到時鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實(shí)現(xiàn)高精度的時間分辨。 近年來半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實(shí)現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時鐘 芯片。這些芯片的出現(xiàn), 大大促進(jìn)了時鐘分相技術(shù)在實(shí)際電 路中的應(yīng)用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設(shè)計(jì)中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(huán)(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進(jìn)行分相, 就可獲得高穩(wěn)定、低抖動的分 相時鐘。 這部分電路在實(shí)際運(yùn)用中獲得了很好的效果。下面以應(yīng)用的實(shí)例加以說明。2 應(yīng)用實(shí)例 2. 1 應(yīng)用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數(shù)據(jù), 與其同步的時鐘信號并不傳輸。 但本地接收到數(shù)據(jù)時, 為了準(zhǔn)確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時鐘, 即要獲取與數(shù) 據(jù)同步的時鐘信號。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y(jié)構(gòu)如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數(shù)據(jù) 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應(yīng)該達(dá)到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統(tǒng)時鐘頻率應(yīng)在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統(tǒng)設(shè)計(jì)帶來很多的困擾。 我們在這里使用鎖相環(huán)和時鐘分相技術(shù), 將一個16MHz 晶振作為時鐘源, 經(jīng)過鎖相環(huán) 89429 升頻得到68MHz 的時鐘, 再經(jīng)過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數(shù)據(jù)同步性最好的一個。選擇的依據(jù)是: 在每個數(shù)據(jù)幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數(shù)據(jù), 如果經(jīng)某個時鐘鎖存后的數(shù)據(jù)在這個指定位置最先檢測出這 個KWD, 就認(rèn)為下一相位的時鐘與數(shù)據(jù)的同步性最好(相關(guān))。 根據(jù)這個判別原理, 我們設(shè)計(jì)了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數(shù)據(jù)進(jìn)行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢 出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過優(yōu)先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運(yùn)用AMCC 公司生產(chǎn)的 S4405 芯片, 對68MHz 的時鐘進(jìn)行了4 分 相, 成功地實(shí)現(xiàn)了同步時鐘的獲取, 這部分 電路目前已實(shí)際地應(yīng)用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部 分。高速的ADC 價格昂貴, 而且系統(tǒng)設(shè)計(jì) 難度很高。以前就有人考慮使用多個低速 圖5 分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(Aperture J itters) , 無法達(dá)到很 好的時間分辨。 現(xiàn)在使用時鐘分相芯片, 我們可以把分相 技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時鐘分別作為ADC 的 轉(zhuǎn)換時鐘, 對模擬信號進(jìn)行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經(jīng)過 緩沖、調(diào)理, 送入ADC 進(jìn)行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點(diǎn)依次相差90°相位。通過存儲器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時鐘為80MHz 的采 集系統(tǒng)達(dá)到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結(jié) 靈活地運(yùn)用時鐘分相技術(shù), 可以有效地用低頻時鐘實(shí)現(xiàn)相當(dāng)于高頻時鐘的時間性能, 并 避免了高速數(shù)字電路設(shè)計(jì)中一些問題, 降低了系統(tǒng)設(shè)計(jì)的難度。
標(biāo)簽： 時鐘 分相 技術(shù)應(yīng)用
上傳時間： 2013-12-17
上傳用戶：xg262122
信號完整性是高速數(shù)字系統(tǒng)中要解決的一個首要問題之一，如何在高速PCB 設(shè)計(jì)過程中充分考慮信號完整性因素,并采取有效的控制措施,已經(jīng)成為當(dāng)今系統(tǒng)設(shè)計(jì)能否成功的關(guān)鍵。在這方面，差分線對具有很多優(yōu)勢，比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和更穩(wěn)定的可靠性等。目前，差分線對在高速數(shù)字電路設(shè)計(jì)中的應(yīng)用越來越廣泛，電路中最關(guān)鍵的信號往往都要采用差分線對設(shè)計(jì)。介紹了差分線對在PCB 設(shè)計(jì)中的一些要點(diǎn)，并給出具體設(shè)計(jì)方案。
上傳時間： 2014-12-24
上傳用戶：540750247
作為嵌入式系統(tǒng)主控單元——單片機(jī)，其軟件往往是一個微觀的實(shí)時操作系統(tǒng)，且大部分是為某種應(yīng)用而專門設(shè)計(jì)的。系統(tǒng)程序有實(shí)時過程控制或?qū)崟r信息處理的能力，要求能夠及時響應(yīng)隨機(jī)發(fā)生的外部事件并對該事件做出快速處理。而分時操作系統(tǒng)卻是把CPU的時間劃分成長短基本相同的時間區(qū)間，即“時間片”，通過操作系統(tǒng)的管理，把這些時間片依次輪流地分配給各個用戶使用。如果某個作業(yè)在時間片結(jié)束之前，整個任務(wù)還沒有完成，那么該作業(yè)就被暫停下來，放棄CPU，等待下一輪循環(huán)再繼續(xù)做。此時CPU又分配給另一個作業(yè)去使用。由于計(jì)算機(jī)的處理速度很快，只要時間片的間隔取得適當(dāng)，那么一個用戶作業(yè)從用完分配給它的一個時間片到獲得下一個CPU時間片，中間有所“停頓”；但用戶察覺不出來，好像整個系統(tǒng)全由它“獨(dú)占”似的。分時操作系統(tǒng)主要具有以下3個特點(diǎn)：① 多路性。用戶通過各自的終端，可以同時使用一個系統(tǒng)。② 及時性。用戶提出的各種要求，能在較短或可容忍的時間內(nèi)得到響應(yīng)和處理。③ 獨(dú)占性。在分時系統(tǒng)中，雖然允許多個用戶同時使用一個CPU，但用戶之間操作獨(dú)立，互不干涉。分時操作系統(tǒng)主要是針對小型機(jī)以上的計(jì)算機(jī)提出的。一般而言，微處理器（MPU）驅(qū)動的通用計(jì)算機(jī)，系統(tǒng)設(shè)計(jì)人員對每一臺的最終具體應(yīng)用都是不得而知的，因此，在價格允許的情況下，硬件設(shè)計(jì)務(wù)求CPU時鐘盡可能的快；計(jì)算及管理能力盡可能的強(qiáng)；程序和數(shù)據(jù)存儲器的容量盡可能的大；各種計(jì)算機(jī)外設(shè)的配接盡可能的詳盡等等，特別是采用分時操作系統(tǒng)的機(jī)器，因?yàn)槭且粰C(jī)多用戶的管理系統(tǒng)，它的要求就更高了。相對而言，微控制器（MCU）俗稱單片機(jī)，是一個單片集成系統(tǒng)，它將這些或那些計(jì)算機(jī)所需的外設(shè)，諸如程序和數(shù)據(jù)存儲器、端口以及有關(guān)的子系統(tǒng)集成到一片芯片上。從硬件上，單片機(jī)系統(tǒng)與采用分時操作系統(tǒng)的計(jì)算機(jī)系統(tǒng)是無法比擬的。但是，在單片機(jī)系統(tǒng)的設(shè)計(jì)中，設(shè)計(jì)人員對其最終具體應(yīng)用是一清二楚的，它的使用環(huán)境相對是單一固定的。所控制的過程的可預(yù)見性為分時系統(tǒng)思想的實(shí)現(xiàn)提供了可能性。具體一點(diǎn)就是：雖然單片機(jī)的CPU速度較低，但其任務(wù)是可預(yù)見的，這樣作業(yè)調(diào)度將變得簡單而無須占用很多的CPU時間，同時“時間片”的設(shè)計(jì)是具體而有針對性的，因此可變得很有效。一、單片機(jī)分時系統(tǒng)的設(shè)計(jì)單片機(jī)系統(tǒng)往往是一個嵌入式的控制系統(tǒng)，因此目前絕大部分的單片機(jī)系統(tǒng)還是一實(shí)時系統(tǒng)。能夠真正體現(xiàn)分時系統(tǒng)的設(shè)計(jì)思想的往往是那些多路重復(fù)檢測控制系統(tǒng)。即便是在這些多路重復(fù)檢測控制系統(tǒng)中，它的實(shí)時性也是非常重要的。也就是說，在單片機(jī)系統(tǒng)中應(yīng)用了分時系統(tǒng)設(shè)計(jì)思想，但其及時性應(yīng)首先進(jìn)行考慮。
標(biāo)簽： 分時操作系統(tǒng) 中的實(shí)現(xiàn) 單片機(jī)編程
上傳時間： 2013-12-23
上傳用戶：佳期如夢
用二端口S-參數(shù)來表征差分電路的特性■ Sam Belkin差分電路結(jié)構(gòu)因其更好的增益，二階線性度，突出的抗雜散響應(yīng)以及抗躁聲性能而越來越多地被人們采用。這種電路結(jié)構(gòu)通常需要一個與單端電路相連接的界面，而這個界面常常是采用“巴倫”器件（Balun），這種巴倫器件提供了平衡結(jié)構(gòu)-到-不平衡結(jié)構(gòu)的轉(zhuǎn)換功能。要通過直接測量的方式來表征平衡電路特性的話，通常需要使用昂貴的四端口矢量網(wǎng)絡(luò)分析儀。射頻應(yīng)用工程師還需要確定幅值和相位的不平衡是如何影響差分電路性能的。遺憾的是，在射頻技術(shù)文獻(xiàn)中，很難找到一種能表征電路特性以及衡量不平衡結(jié)構(gòu)所產(chǎn)生影響的好的評估方法。這篇文章的目的就是要幫助射頻應(yīng)用工程師們通過使用常規(guī)的單端二端口矢量網(wǎng)絡(luò)分析儀來準(zhǔn)確可靠地解決作為他們?nèi)粘９ぷ鞯牟罘蛛娐诽匦缘臏y量問題。本文介紹了一些用來表征差分電路特性的實(shí)用和有效的方法， 特別是差分電壓，共模抑制（CMRR），插入損耗以及基于二端口S-參數(shù)的差分阻抗。差分和共模信號在差分電路中有兩種主要的信號類型：差分模式或差分電壓Vdiff 和共模電壓Vcm（見圖2）。它們各自的定義如下[1]：• 差分信號是施加在平衡的3 端子系統(tǒng)中未接地的兩個端子之上的• 共模信號是相等地施加在平衡放大器或其它差分器件的未接地的端子之上。
上傳時間： 2013-10-14
上傳用戶：葉山豪
摘要:貼片機(jī)貼裝時間是影響表面組裝生產(chǎn)線效率的重要因素，文中提出了一種改進(jìn)式分階段啟發(fā)式算法解決具有分飛行換嘴結(jié)構(gòu)的多貼裝頭動臂式貼片機(jī)貼裝時間優(yōu)化問題;首先，根據(jù)飛行換嘴的特點(diǎn)，提出了適用于飛行換嘴的喂料器組分配方案;其次，依據(jù)這一分配結(jié)果，通過改進(jìn)式啟發(fā)式算法實(shí)現(xiàn)了喂料器組在喂料器機(jī)構(gòu)上的分配;最后，結(jié)合近鄰搜索法解決了元器件的貼裝順序優(yōu)化問題;仿真結(jié)果證明，文中采用的改進(jìn)分階段啟發(fā)式算法比傳統(tǒng)分階段啟發(fā)式算法具有更好的貼裝時間優(yōu)化效果。關(guān)鍵詞:分階段啟發(fā)式算法;貼片機(jī);飛行換嘴
標(biāo)簽： 貼片機(jī) 分 優(yōu)化算法 啟發(fā)式
上傳時間： 2013-10-22
上傳用戶：大灰狼123456
信號完整性是高速數(shù)字系統(tǒng)中要解決的一個首要問題之一，如何在高速PCB 設(shè)計(jì)過程中充分考慮信號完整性因素,并采取有效的控制措施,已經(jīng)成為當(dāng)今系統(tǒng)設(shè)計(jì)能否成功的關(guān)鍵。在這方面，差分線對具有很多優(yōu)勢，比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和更穩(wěn)定的可靠性等。目前，差分線對在高速數(shù)字電路設(shè)計(jì)中的應(yīng)用越來越廣泛，電路中最關(guān)鍵的信號往往都要采用差分線對設(shè)計(jì)。介紹了差分線對在PCB 設(shè)計(jì)中的一些要點(diǎn)，并給出具體設(shè)計(jì)方案。
上傳時間： 2013-10-26
上傳用戶：lps11188
特點(diǎn) 顯示范圍0至19999(瞬間量),0至999999999(9位數(shù)累積量)可任意規(guī)劃 精確度0.03%滿刻度(瞬間量) 頻率輸入范圍 0.01Hz 至 10KHz 瞬間量與累積量時間基數(shù)可任意規(guī)劃(1 或 60 或 3600 秒) 瞬間量之最高顯示值可任意規(guī)劃(0至19999) 累積量之輸入脈波比例刻畫調(diào)整可任意規(guī)劃(0.00001至9999.99999) 具有二組警報功能 15 BIT 隔離類比輸出 數(shù)位RS-485 界面 數(shù)位脈波同步輸出功能
上傳時間： 2014-11-07
上傳用戶：xaijhqx
DES查分攻擊源代碼，包含DES算法的實(shí)現(xiàn)以及DES密碼的查分攻擊。
上傳時間： 2015-02-13
上傳用戶：ippler8
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<pre id="2wyy4"></pre>