本文分析了數字音頻處理技術中數字濾波器的各種傳統實現算法,尤其是研究了FIR數字濾波器的實現算法,在分析了數字濾波器的傳統算法的基礎上,針對家用和便攜式音頻處理系統,提供一種基于FPGA的音頻處理器的實現方案,以適應便攜式和家用設備對處理器體積和功耗小的發展要求.該方案對實現N階FIR數字濾波器的傳統算法進行了改良,將濾波器的系數用浮點數表示法來表示,使得原本至少需要一個乘法器和一個加法器來實現濾波功能,現在僅需要若干次加法和移位運算就可以實現,很大程度降低了設計的復雜度和系統功耗,也減少了芯片的面積.同時采用硬件描述語言VHDL實現了音頻處理器各個模塊的設計.
標簽：
FPGA
音頻處理器
上傳時間：
2013-06-02
上傳用戶：cknck
利用混沌的對初值和參數敏感、偽隨機以及遍歷等特性設計的加密方案,相對傳統加密方案而言,表現出許多優越性能,尤其在快速置亂和擴散數據方面.目前,大多數混沌密碼傾向于軟件實現,這些實現方案中數據串行處理且吞吐量有限,因而不適合硬件實現.該論文分別介紹了適合FPGA(現場可編程門陣列)并行實現的序列密碼和分組密碼方案.序列密碼方案,對傳統LFSR(線性反饋移位寄存器)進行改進,采用非線性的混沌方程代替LFSR中的線性反饋方程,進而構造出基于混沌偽隨機數發生器的加密算法.分組密碼方案,從圖像置亂的快速性考慮,將兩維混沌映射擴展到三維空間;同時,引入另一種混沌映射對圖像數據進行擴散操作,以有效地抵抗統計和差分攻擊.對于這兩種方案,文中給出了VHDL(硬件描述語言)編程、FPGA片內功能模塊設計、加密效果以及硬件性能分析等.其中,序列密碼硬件實現方案,在不考慮通信延時的情況下,可以達到每秒61.622兆字節的加密速度.實驗結果表明,這兩種加密算法的FPGA實現方案是可行的,并且能夠得到較高的安全性和較快的加密速度.
標簽：
FPGA
混沌
加密芯片
技術研究
上傳時間：
2013-04-24
上傳用戶：yx007699
本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算；另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明：本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
標簽：
FPGA
FIR
數字
濾波器設計
上傳時間：
2013-07-15
上傳用戶：lanwei
