是一個(gè)用verilog寫成的加法器電路,可把七個(gè)元件加起來
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
二值目標(biāo)圖象質(zhì)心的計(jì)算 二值目標(biāo)圖象質(zhì)心的計(jì)算
標(biāo)簽： 圖象 質(zhì)心 計(jì)算
上傳時(shí)間： 2016-04-24
上傳用戶：zhenyushaw
Cisco 電話概論文章,語音技術(shù)概略
標(biāo)簽： Cisco
上傳時(shí)間： 2016-04-26
上傳用戶：weixiao99
心電模擬濾波程序心 電模擬濾波程序
標(biāo)簽： 心電模擬 濾波程序 模擬濾波 程序
上傳時(shí)間： 2013-12-16
上傳用戶：牧羊人8920
這是一個(gè)Verilog的電梯控制程序碼,控制樓層為1~4樓,關(guān)開門...等
標(biāo)簽： Verilog 控制 程序
上傳時(shí)間： 2016-05-04
上傳用戶：wyc199288
使用硬體描述語言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶：cxl274287265
電子書Absolute.C.plus.plu
標(biāo)簽： Absolute plus plu
上傳時(shí)間： 2013-12-23
上傳用戶：yph853211
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時(shí)間： 2016-05-18
上傳用戶：ippler8
使用EVC開發(fā)進(jìn)行DES加密解密的程序以及代碼,可提供PPC開發(fā)人員簡(jiǎn)單保護(hù)程序使用!
標(biāo)簽： EVC DES PPC 程序
上傳時(shí)間： 2016-05-21
上傳用戶：270189020
Accelerated c++ 電子書 對(duì) c++ container 多有描述
標(biāo)簽： Accelerated container
上傳時(shí)間： 2014-01-15
上傳用戶：helmos
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
