題目：電子時鐘的設計 一、實驗目的： 1． 掌握多位計數器相連的設計方法。 2． 掌握十進制、六十進制、二十四進制計數器的設計方法。 3． 繼續鞏固多位數碼管的驅動及編碼。 4． 掌握揚聲器的驅動 5． 掌握EPLD技術的層次化設計方法 二、實驗要求： 1．用時、分、秒計數顯示功能，以24小時循環計時。 2．具用清零，調節小時、分鐘功能。 3．具用整點報時功能。
上傳時間： 2013-12-23
上傳用戶：yyq123456789
AVR單片機 實驗教學指導書 實驗一 實訓裝置的認識與軟件使用 實驗二 彩燈控制 實驗三 鍵控加減計數 實驗四 外部中斷的使用 實驗五 數碼管動態掃描顯示 實驗六 實時時鐘顯示 實驗七 高頻脈沖頻率的測量 實驗八 低頻脈沖頻率的測量 實驗九 脈寬調制的實驗 實驗十 顯示驅動器7219的使用 實驗十一 7219驅動8位8段數碼管的時鐘顯示 實驗十二 8×8點陣字符顯示控制器的使用 實驗十三 異步通信實驗 實驗十四 多路模擬數據采集與顯示 實驗十五 模擬比較器應用 實驗十六 矩陣鍵盤掃描與編碼顯示 實驗十七 常數設置 實驗十八 液晶顯示器應用
上傳時間： 2016-10-19
上傳用戶：wqxstar
螞蟻算法尋找最優解速度快效率高用于二維模糊熵尋優
上傳時間： 2013-12-26
上傳用戶：gmh1314
北京科技大學二隊紅外管程序這個是，完整的
上傳時間： 2014-01-25
上傳用戶：葉山豪
1.仿真采用Monochromatic 2D算法 2.在時間域描述用了快時間和慢時間 3.這種算法在一定程度上類似于二維脈壓法
標簽： Monochromatic 算法 仿真 二維
上傳時間： 2013-12-25
上傳用戶：
求解二維電磁場散射 非常準確 非常快 并且可以用來仿真亞波長的的新現象
上傳時間： 2013-12-22
上傳用戶：baiom
飛利浦的LPC2103的實驗二：四位數碼管動態顯示0~F，分四次顯示。編譯環境為：keil3和proteus7，仿真通過。
上傳時間： 2014-11-12
上傳用戶：thinode
第 一章 電路原理分析 1-1 顯示原理 1-2 數碼管結構及代碼顯示 1-3 鍵盤及讀數原理 1-4 連擊功能的實現 第 二 章 程序設計思想和相關指令介紹 2-1 數據與代碼轉換 2-2 計時功能的實現與中斷服務程序 2-3 時間控制功能與比較指令 2-4 時鐘誤差的分析 附錄A 電路圖 附錄B 存儲單元地址表 附錄C 輸入輸出口功能分配表 附錄D 定時中斷程序流程圖 附錄F 調時功能流程圖 附錄G 程序清單
上傳時間： 2014-01-15
上傳用戶：hustfanenze
本文系統地論述了應用單片機開發步進電動機二維運動控制器的方法。該二維運動控制器的樣品已經研制出來，經過實際運行測試，達到了設計要求，既能實現兩軸獨立運動控制，又能靈活方便地進行聯動控制。由于控制軟件對步進電動機采用了適當的自動調速方案，使得電機在運動過程中沒有失步現象，運行平穩，定位精度高，重復定位性好。 本文所完成的主要工作有：(1)步進電動機驅動電路的研究。(2)系統控制方案設計。(3)硬件系統設計。單片機的選擇、串行通信等電路設計。(4)軟件系統設計。該控制器重點在于步進電動機的驅動電路硬件與控制軟件的設計，以及上下位機串口通信的實現。本設計的控制環節由AT89S52單片機和環形分配器PMM8713構成，單片機采用RS-485標準的串口通信與上位機進行通信，利用PMM8713產生步進電動機運行和正反轉的控制信號。驅動環節采用UC3842實現恒流驅動，給出特定的脈沖驅動信號，驅動功率管進行開通和關斷，使步進電動機按照規定的軌跡和速度運行。軟件部分由上位機軟件和下位機軟件共同組成。上位機軟件用Visual Basic編制，界面友好，下位機軟件用單片機匯編語言編制。上位機輸入的指令經編譯生成相應的目標代碼并通過計算機串口發送到下位機中。下位機的功能：一是接收來自上位機的數據和命令；二是根據上位機發送的命令執行相應的動作；三是向上位機發送有關提示信息。 該控制系統在設計方面具有如下特點： 1.采用內部時鐘方式產生步進電動機的驅動脈沖，而沒有采用高速脈沖發生器等外部方式，用軟件來實現，從而降低硬件成本。 2.硬件設計方面，盡可能地選擇了標準化、模塊化的電路，從而提高了設計的成功率和結構的靈活性。 3.盡可能選用了功能強、集成度高、通用性好、市場貨源充足的電路或芯片。 控制器硬件結構簡單，成本低廉，控制可靠，功能強大，使用方便，因而具有十分廣闊的應用前景。
上傳時間： 2013-05-16
上傳用戶：維子哥哥
二次雷達(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識別(Identification Friend or Foe)系統中的關鍵部分,由于這兩個應用領域都要求很高的可靠性和穩定性,因此,二次雷達一直是國內外雷達信號處理領域的研究熱點.傳統的機載二次雷達應答器普遍采用中小規模集成電路和分立元件設計,其穩定性和可靠性差,實時處理能力也很有限,無法完成高密度、大容量的應答.針對這些缺陷,本論文提出一種全新的應答數字信號處理器硬件結構,即FPGA+DSP的混合結構.這種硬件體系結構的特點是可靠性高,集成度高,通用性強,適于模塊化設計,處理速度快,能實時處理多個應答信號,以及進行置信度分析和生成報表.此項目中,本文作者主要負責FPGA部分硬件設計.FPGA主要完成雙通道數據采集、產生視頻信號和旁瓣抑制信號、計算當前飛機相對本地接收天線的方位和距離、與DSP實時交換數據、上傳報表等功能.論文詳細分析了接收機信號處理算法在FPGA中的硬件實現方案,在提高系統可靠性、堅固性以及FPGA資源的合理利用方面做了深入的探討.同時給出不同層次關鍵模塊的HDL實現及其時序仿真結果.
上傳時間： 2013-04-24
上傳用戶：西伯利亞狼
