欧美日韩一区不卡,日韩一区二区三免费高清,国产精品18久久久久

快速算法基于FPGA的二值圖像連通域標(biāo)記快速算法實(shí)現(xiàn)(xiàn)

基于FPGA的軟件無(wú)線電數(shù)字接收機(jī)的研究.rar

在現(xiàn)代電子系統(tǒng)中，數(shù)字化已經(jīng)成為發(fā)展的必然趨勢(shì)，接收機(jī)數(shù)字化是電子系統(tǒng)數(shù)字化中的一項(xiàng)重要內(nèi)容，對(duì)數(shù)字化接收機(jī)的研究具有重要的意義。隨著數(shù)字化理論和微電子技術(shù)的迅速發(fā)展，高速的中頻數(shù)字化接收機(jī)的實(shí)現(xiàn)已經(jīng)成為可能。本文研究了一種基于FPGA的軟件無(wú)線電數(shù)字接收平臺(tái)的設(shè)計(jì)，并著重研究了其中數(shù)字中頻處理單元的設(shè)計(jì)和實(shí)現(xiàn)。FPGA器件具有設(shè)計(jì)靈活、開(kāi)發(fā)周期短和開(kāi)發(fā)成本低等優(yōu)點(diǎn)，所以廣泛應(yīng)用于各種通信系統(tǒng)中。相比于傳統(tǒng)的DSP串行結(jié)構(gòu)，F(xiàn)PGA能夠進(jìn)行流水線性設(shè)計(jì)，對(duì)數(shù)據(jù)進(jìn)行并行處理，所以FPGA在進(jìn)行數(shù)據(jù)量大，要求實(shí)時(shí)處理的系統(tǒng)設(shè)計(jì)時(shí)有很大的優(yōu)勢(shì)。本文首先首先分析了軟件無(wú)線電當(dāng)前的發(fā)展趨勢(shì)及技術(shù)現(xiàn)狀，針對(duì)存在的處理速度跟不上的DSP瓶頸問(wèn)題，提出了中頻軟件無(wú)線電的FPGA實(shí)現(xiàn)方案。本文以FPGA實(shí)現(xiàn)為重點(diǎn)，在深入分析軟件無(wú)線電相關(guān)理論的基礎(chǔ)上，著重研究和完成了中頻軟件無(wú)線電數(shù)字接收平臺(tái)兩大模塊的FPGA實(shí)現(xiàn)：數(shù)字下變頻相關(guān)模塊和數(shù)字調(diào)制解調(diào)模塊。其中，在深入研究數(shù)字下變頻實(shí)現(xiàn)結(jié)構(gòu)的基礎(chǔ)上，首先對(duì)數(shù)字下變頻模塊的數(shù)控振蕩器(NCO)采用了直接頻率合成技術(shù)(DDS)實(shí)現(xiàn)，其頻率分辨率高，靈活，易于實(shí)現(xiàn)；高效抽取濾波器組由積分梳狀濾波器(CIC)，半帶濾波器(HB)，F(xiàn)IR濾波器組成。對(duì)積分梳狀濾波器(CIC)本文采用了Hogenaur“剪除”理論對(duì)內(nèi)部寄存器的位寬進(jìn)行改進(jìn)，極大地節(jié)約了資源，提高了運(yùn)行速率。對(duì)FIR濾波器和半帶濾波器采用了(DA)分布式算法，它的運(yùn)行速度只與數(shù)據(jù)的寬度有關(guān)，只有加減法運(yùn)算和二進(jìn)制除法，既縮減了系統(tǒng)資源又大大節(jié)省了運(yùn)算時(shí)間，實(shí)現(xiàn)了高效的實(shí)時(shí)處理。對(duì)數(shù)字調(diào)制解調(diào)模塊，重點(diǎn)研究和完成了2ASK和2FSK的調(diào)制解調(diào)的FPGA實(shí)現(xiàn)，模塊有很好的通用性，能方便地移植到其它的系統(tǒng)中。在文章的最后還對(duì)整個(gè)系統(tǒng)進(jìn)行了Matlab仿真，驗(yàn)證了系統(tǒng)設(shè)計(jì)思想的正確性。在系統(tǒng)各個(gè)關(guān)鍵模塊的設(shè)計(jì)過(guò)程中，都是先依據(jù)一定的設(shè)計(jì)指標(biāo)進(jìn)行verilog編程，然后再在Quartus軟件中編譯，時(shí)序仿真測(cè)試，并與Matlab仿真結(jié)果進(jìn)行對(duì)比，驗(yàn)證設(shè)計(jì)的正確性。

標(biāo)簽： FPGA 軟件無(wú)線電數(shù)字接收機(jī)

上傳時(shí)間： 2013-05-18

上傳用戶(hù)：450976175
基于FPGA的RS255，223編解碼器的高速并行實(shí)現(xiàn).rar

隨著信息時(shí)代的到來(lái)，用戶(hù)對(duì)數(shù)據(jù)保護(hù)和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號(hào)經(jīng)信道傳輸后，到達(dá)接收端不可避免地會(huì)受到干擾而出現(xiàn)信號(hào)失真。因此需要采用差錯(cuò)控制技術(shù)來(lái)檢測(cè)和糾正由信道失真引起的信息傳輸錯(cuò)誤。RS（Reed—Solomon）碼是差錯(cuò)控制領(lǐng)域中一類(lèi)重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對(duì)固定，性能強(qiáng)，不但可以糾正隨機(jī)差錯(cuò)，而且對(duì)突發(fā)錯(cuò)誤的糾錯(cuò)能力也很強(qiáng)，被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲(chǔ)系統(tǒng)中，以滿足對(duì)數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計(jì)一款高性能的RS編解碼器不但具有很大的應(yīng)用意義，而且具有相當(dāng)大的經(jīng)濟(jì)價(jià)值。本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識(shí)，重點(diǎn)介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進(jìn)行，接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語(yǔ)言實(shí)現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進(jìn)行八倍并行擴(kuò)展，譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計(jì)了一種便于硬件實(shí)現(xiàn)的脈動(dòng)關(guān)鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實(shí)現(xiàn)。由于進(jìn)行了超前運(yùn)算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時(shí)延時(shí)更小。本論文設(shè)計(jì)了C++仿真平臺(tái)，并與HDL代碼結(jié)果進(jìn)行了對(duì)比驗(yàn)證。Verilog HDL代碼經(jīng)過(guò)modelsim仿真驗(yàn)證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進(jìn)行綜合驗(yàn)證以及靜態(tài)時(shí)序分析，綜合軟件為QUATURSⅡ V8．0。驗(yàn)證及測(cè)試表明，本設(shè)計(jì)在滿足編解碼基本功能的基礎(chǔ)上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時(shí)傳輸，達(dá)到性能指標(biāo)要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實(shí)現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價(jià)值。

標(biāo)簽： FPGA 255 223

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：思琦琦
基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng).rar

現(xiàn)代電子系統(tǒng)中，F(xiàn)IR數(shù)字濾波器作為數(shù)字信號(hào)處理技術(shù)的重要組成部分，以其良好的線性特性在許多領(lǐng)域內(nèi)被廣泛的應(yīng)用。在工程實(shí)踐中，往往要求信號(hào)處理具有實(shí)時(shí)性和靈活性，而已有的一些軟件和硬件實(shí)現(xiàn)方式則難以同時(shí)達(dá)到這兩方面的要求。隨著可編程邏輯器件和EDA技術(shù)的發(fā)展，越來(lái)越多的人開(kāi)始應(yīng)用FPGA實(shí)現(xiàn)FIR濾波器，既保證了信號(hào)處理的實(shí)時(shí)性，又可兼顧靈活性的要求。但是普遍存在的問(wèn)題是不能根據(jù)被濾波信號(hào)特點(diǎn)動(dòng)態(tài)調(diào)整濾波器的濾波系數(shù)，只能完成單一特性的濾波工作。本文將FPGA的快速性和計(jì)算機(jī)的靈活性通過(guò)USB2.0總線有機(jī)地結(jié)合起來(lái)，設(shè)計(jì)了一個(gè)基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng)。此系統(tǒng)由計(jì)算機(jī)根據(jù)各種濾波器指標(biāo)計(jì)算出濾波參數(shù)，通過(guò)USB2.0對(duì)FPGA芯片內(nèi)部的FIR多階濾波器進(jìn)行參數(shù)配置，實(shí)現(xiàn)數(shù)字濾波器參數(shù)可調(diào)；配置后的FPGA濾波單元完成對(duì)A/D采集的信號(hào)進(jìn)行濾波運(yùn)算，濾波后的數(shù)據(jù)經(jīng)過(guò)緩存后通過(guò)USB2.0總線傳輸至計(jì)算機(jī)進(jìn)行顯示、分析和儲(chǔ)存等進(jìn)一步處理。在系統(tǒng)中采用有限狀態(tài)機(jī)對(duì)FPGA參數(shù)配置模式和濾波模式進(jìn)行切換，保證了系統(tǒng)的有序運(yùn)行。本文通過(guò)性能測(cè)試和應(yīng)用實(shí)例對(duì)系統(tǒng)進(jìn)行驗(yàn)證。實(shí)驗(yàn)證明：該基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng)參數(shù)配置方便，可以根據(jù)實(shí)際需要?jiǎng)討B(tài)調(diào)整濾波參數(shù)，并且濾波效果良好，可有效濾除噪聲信號(hào)。

標(biāo)簽： FPGA FIR 參數(shù)

上傳時(shí)間： 2013-07-26

上傳用戶(hù)：KSLYZ
基于FPGA的B型超聲成像系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).rar

便攜式B型超聲診斷儀具有無(wú)創(chuàng)傷、簡(jiǎn)便易行、相對(duì)價(jià)廉等優(yōu)勢(shì)，在臨床中越來(lái)越得到廣泛的應(yīng)用。它將超聲波技術(shù)、微電子技術(shù)、計(jì)算機(jī)技術(shù)、機(jī)械設(shè)計(jì)與制造及生物醫(yī)學(xué)工程等技術(shù)融合在一起。開(kāi)展該課題的研究對(duì)提高臨床診斷能力和促進(jìn)我國(guó)醫(yī)療事業(yè)的發(fā)展具有重要的意義。便攜式B型超聲診斷儀由人機(jī)交互系統(tǒng)、探頭、成像系統(tǒng)、顯示系統(tǒng)構(gòu)成。其基本工作過(guò)程是：首先人機(jī)交互系統(tǒng)接收到用戶(hù)通過(guò)鍵盤(pán)或鼠標(biāo)發(fā)出的命令，然后成像系統(tǒng)根據(jù)命令控制探頭發(fā)射超聲波，并對(duì)回波信號(hào)處理、合成圖像，最后通過(guò)顯示系統(tǒng)完成圖像的顯示。成像系統(tǒng)作為便攜式B型超聲診斷儀的核心對(duì)圖像質(zhì)量有決定性影響，但以前研制的便攜式B型超聲診斷儀的成像系統(tǒng)在三個(gè)方面存在不足：第一、采用的是單片機(jī)控制步進(jìn)電機(jī)，控制精度不高，導(dǎo)致成像系統(tǒng)采樣不精確；第二、采用的數(shù)字掃描變換算法太粗糙，影響超聲圖像的分辨率；第三、它的CPU多采用的是51系列單片機(jī)，測(cè)量速度太慢，同時(shí)也不便于系統(tǒng)升級(jí)和擴(kuò)展。針對(duì)以上不足，提出了基于FPGA的B型超聲成像系統(tǒng)解決方案，采用Altera公司的EP2C5Q208C8芯片實(shí)現(xiàn)了步進(jìn)電機(jī)步距角的細(xì)分，使電機(jī)旋轉(zhuǎn)更勻速，提高了采樣精度；提出并采用DSTI-ULA算法（Uniform Ladder Algorithm based on Double Sample and Trilinear Interotation）在FPGA內(nèi)實(shí)現(xiàn)數(shù)字掃描變換，提高了圖像分辨率；人機(jī)交互系統(tǒng)采用S3C2410-AL作為CPU，改善了測(cè)量速度和系統(tǒng)的擴(kuò)展性。通過(guò)對(duì)系統(tǒng)硬件電路的設(shè)計(jì)、制作，軟件的編寫(xiě)、調(diào)試，結(jié)果表明，本文所設(shè)計(jì)的便攜式B型超聲成像系統(tǒng)圖像分辨率高、測(cè)量速度快、體積小、操作方便。本文所設(shè)計(jì)的便攜式B型超聲診斷儀可在野外作業(yè)和搶險(xiǎn)（諸如地震、抗洪）中發(fā)揮作用，同時(shí)也可在鄉(xiāng)村診所中完成對(duì)相關(guān)疾病的診斷工作。

標(biāo)簽： FPGA 超聲成像

上傳時(shí)間： 2013-05-18

上傳用戶(hù)：helmos
基于FPGA的硬件防火墻設(shè)計(jì)和實(shí)現(xiàn).rar

本文提出了一種基于FPGA的硬件防火墻的實(shí)現(xiàn)方案，采用了FPGA來(lái)實(shí)現(xiàn)千兆線速的防火墻。傳統(tǒng)的基于X86等通用CPU的防火墻無(wú)法支撐快速增長(zhǎng)的網(wǎng)絡(luò)速度，無(wú)法實(shí)現(xiàn)線速過(guò)濾和轉(zhuǎn)發(fā)。本文在采用FPGA可編程器件+通用CPU模式下，快速處理網(wǎng)絡(luò)數(shù)據(jù)。網(wǎng)絡(luò)數(shù)據(jù)在建立連接跟蹤后，直接由FPGA實(shí)現(xiàn)的快速處理板直接轉(zhuǎn)發(fā)，實(shí)現(xiàn)了網(wǎng)絡(luò)數(shù)據(jù)的線速處理，通用CPU在操作系統(tǒng)支持下，完成網(wǎng)絡(luò)數(shù)據(jù)的連接跟蹤的創(chuàng)建、維護(hù)，對(duì)網(wǎng)絡(luò)規(guī)則表的維護(hù)等工作。FPGA硬件板和CPU各司所長(zhǎng)，實(shí)現(xiàn)快速轉(zhuǎn)發(fā)的目的。本文設(shè)計(jì)了基于FPGA的硬件板的硬件規(guī)格，提出了硬件連接跟蹤表的存儲(chǔ)模式，以及規(guī)則表的存儲(chǔ)模式和定義等；防火墻系統(tǒng)軟件采用NetBSD操作系統(tǒng)，完成了硬件板的NetBSD的驅(qū)動(dòng)；在軟件系統(tǒng)完成了新建連接的建立、下發(fā)、老化等工作；在連接跟蹤上完成了規(guī)則的建立、刪除、修改等工作。本文完成了防火墻的實(shí)現(xiàn)。實(shí)現(xiàn)了基于連接跟蹤的包過(guò)濾、地址轉(zhuǎn)換（NAT），設(shè)計(jì)了連接跟蹤的關(guān)鍵數(shù)據(jù)結(jié)構(gòu)，包過(guò)濾的關(guān)鍵數(shù)據(jù)結(jié)構(gòu)等，重用了NetBSD操作系統(tǒng)的路由。本文針對(duì)地址轉(zhuǎn)換應(yīng)用程序的穿透問(wèn)題，新增了部分實(shí)現(xiàn)。在DoS攻擊是一種比較常見(jiàn)的攻擊網(wǎng)絡(luò)手段，本文采用了軟硬件結(jié)合的方法，不僅在軟件部分做了完善，也在硬件部分采取了相應(yīng)的措施，測(cè)試數(shù)據(jù)表明，對(duì)常見(jiàn)的Syn洪水攻擊效果明顯。在實(shí)踐過(guò)程中，我們發(fā)現(xiàn)了NetBSD操作系統(tǒng)內(nèi)核的軟件缺陷，做了修正，使之更完善。經(jīng)過(guò)測(cè)試分析，本方案不僅明顯的優(yōu)于X86方案，和基于NP方案、基于ASIC方案比較，具有靈活、可配置、易升級(jí)的優(yōu)點(diǎn)。

標(biāo)簽： FPGA 硬件防火墻

上傳時(shí)間： 2013-06-21

上傳用戶(hù)：zxh1986123
智能人臉識(shí)別算法及其FPGA的實(shí)現(xiàn).rar

人臉自動(dòng)識(shí)別技術(shù)是模式識(shí)別、圖像處理等學(xué)科的一個(gè)最熱門(mén)研究課題之一。隨著社會(huì)的發(fā)展,各方面對(duì)快速有效的自動(dòng)身份驗(yàn)證的要求日益迫切，而人臉識(shí)別技術(shù)作為各種生物識(shí)別技術(shù)中最重要的方法之一，已經(jīng)越來(lái)越多的受到重視。對(duì)于具有實(shí)時(shí)，快捷，低誤識(shí)率的高性能算法以及對(duì)算法硬件加速的研究也逐漸展開(kāi)。本文詳細(xì)分析了智能人臉識(shí)別算法原理，發(fā)展概況和前景，包括人臉檢測(cè)算法，人眼定位算法，預(yù)處理算法，PCA和ICA 算法，詳細(xì)分析了項(xiàng)目情況，系統(tǒng)劃分，軟硬件平臺(tái)的資源和使用。并在ISE軟件平臺(tái)上，用硬件描述語(yǔ)言(verilog HDL)對(duì)算法部分嚴(yán)格按照FPGA代碼風(fēng)格進(jìn)行了RTL 硬件建模，并對(duì)C++算法進(jìn)行了優(yōu)化處理，通過(guò)仿真與軟件算法結(jié)果進(jìn)行比對(duì)，評(píng)估誤差，最后在VirtexII Pro FPGA 上進(jìn)行了綜合實(shí)現(xiàn)。主要研究?jī)?nèi)容如下：首先，對(duì)硬件平臺(tái)xilinx的VirtexII Pro FPGA 上的系統(tǒng)資源進(jìn)行了描述和研究，對(duì)存儲(chǔ)器sdram,RS-232 串口，JTAG 進(jìn)行了研究和調(diào)試，對(duì)Coreconnect的OPB總線仲裁機(jī)理進(jìn)行了兩種算法的比較，RTL 設(shè)計(jì)，仿真和綜合。利用ISE和VC++軟件平臺(tái)，對(duì)verilog和C++算法進(jìn)行同步比較測(cè)試，使每步算法對(duì)應(yīng)正確的結(jié)果。對(duì)軟硬件平臺(tái)的合理使用使得在項(xiàng)目中能盡可能多的充分利用硬件資源，制板時(shí)正確選型，以及加快設(shè)計(jì)和調(diào)試進(jìn)度。其次，對(duì)人臉識(shí)別算法流程中的人臉檢測(cè)，人眼定位，預(yù)處理，識(shí)別算法分別進(jìn)行了比較研究，選取其中各自性能最好的一種算法對(duì)其原理進(jìn)行了分析討論。人臉檢測(cè)采用adaboost 算法，因其速度和精度的綜合性能表現(xiàn)優(yōu)異。人眼定位采用小塊合并算法，因?yàn)樗哂锌焖伲瑴?zhǔn)確，弱時(shí)實(shí)的特點(diǎn)。預(yù)處理算法采用直方圖均衡加平滑的算法，簡(jiǎn)單，高效。識(shí)別算法采用PCA 加ICA 算法，它能最大的弱化姿態(tài)和光照對(duì)人臉識(shí)別的影響。最后，使用Verilog HDL 硬件描述語(yǔ)言進(jìn)行算法的RTL 建模，在C++算法的基礎(chǔ)上，保證原來(lái)效果的前提下，根據(jù)FPGA 硬件特點(diǎn)對(duì)算法進(jìn)行了優(yōu)化。視頻輸入輸出是人臉識(shí)別的前提，它提供FPGA 上算法需要處理的數(shù)據(jù)，預(yù)處理算法在C++算法的基礎(chǔ)上進(jìn)行了優(yōu)化，最大的減少了運(yùn)算量，提高了運(yùn)算速度，16 位計(jì)算器模塊使得在算法實(shí)現(xiàn)時(shí)可以根據(jù)系統(tǒng)要求，在FPGA的ip 核和自己設(shè)計(jì)的模塊之間選擇性能更好的一個(gè)來(lái)調(diào)用，F(xiàn)IFO的設(shè)計(jì)提供同步和異步時(shí)鐘域的數(shù)據(jù)緩存。設(shè)計(jì)在ISE和VC++軟件平臺(tái)同時(shí)進(jìn)行，隨時(shí)對(duì)verilog和C++數(shù)據(jù)進(jìn)行監(jiān)測(cè)和比對(duì)。全部設(shè)計(jì)模塊通過(guò)仿真，達(dá)到預(yù)定的性能要求，并在FPGA 上綜合實(shí)現(xiàn)。

標(biāo)簽： FPGA 人臉識(shí)別算法

上傳時(shí)間： 2013-07-13

上傳用戶(hù)：李夢(mèng)晗
基于FPGA的多頭激光測(cè)距系統(tǒng).rar

根據(jù)交通部公布的數(shù)據(jù)，交通事故呈逐年上升趨勢(shì)，交通事故不僅給公民的財(cái)產(chǎn)造成了損失，而且給公民的人身安全也會(huì)造成威脅。因此如何更好地避免交通事故成為一個(gè)焦點(diǎn)課題，汽車(chē)安全系統(tǒng)更是成為汽車(chē)生產(chǎn)商和研究機(jī)構(gòu)的研究熱點(diǎn)。當(dāng)前汽車(chē)安全系統(tǒng)有兩大種類(lèi)：一是被動(dòng)式安全系統(tǒng)。例如：安全帶，安全氣囊等。二是主動(dòng)式安全系統(tǒng)。主動(dòng)安全系統(tǒng)又分為主動(dòng)被動(dòng)式和主動(dòng)自動(dòng)式。前者有ABS等。后者有汽車(chē)自動(dòng)防撞系統(tǒng)和倒車(chē)?yán)走_(dá)等。本文采用激光測(cè)距系統(tǒng)，開(kāi)發(fā)一種汽車(chē)在高速公路上行駛的主動(dòng)式防撞系統(tǒng)，本文的重點(diǎn)是開(kāi)發(fā)測(cè)距預(yù)警系統(tǒng)，采用專(zhuān)門(mén)的激光測(cè)距芯片和接收芯片，并采用FPGA(Filed Programmable Gate Array)作為主控芯片，對(duì)前車(chē)進(jìn)行有效的監(jiān)控，根據(jù)檢測(cè)得到的數(shù)據(jù)，實(shí)時(shí)提出建議和報(bào)警，提醒駕駛員減速或者采取制動(dòng)措施，從而達(dá)到預(yù)防追尾碰撞的目的。本文工作主要有以下幾個(gè)方面： 1) 在比較分析激光、雷達(dá)和毫米波等測(cè)距方法的基礎(chǔ)上，根據(jù)市場(chǎng)需求及潛在用戶(hù)分析，確定采用激光脈沖測(cè)距方式。針對(duì)激光脈沖測(cè)距存在的技術(shù)難題，提出以FPGA作為系統(tǒng)核心控制模塊的測(cè)距系統(tǒng)設(shè)計(jì)方案。 2) 根據(jù)對(duì)車(chē)載動(dòng)態(tài)測(cè)距系統(tǒng)測(cè)量精度、測(cè)量頻率和測(cè)量范圍的基本要求，結(jié)合脈沖激光測(cè)距的特點(diǎn)，提出采用多頭脈沖激光測(cè)距和多周期脈沖測(cè)量的技術(shù)方案。該方案可有效提高系統(tǒng)測(cè)距精度和測(cè)量范圍，降低系統(tǒng)成本。 3) 基于上述方案，完成了基于FPGA的多頭脈沖激光測(cè)距系統(tǒng)的各功能模塊的詳細(xì)設(shè)計(jì)、功能仿真、綜合優(yōu)化及板級(jí)測(cè)試實(shí)驗(yàn)。實(shí)驗(yàn)表明，各主要功能模塊基本達(dá)到預(yù)期設(shè)計(jì)要求，為測(cè)距系統(tǒng)的后期開(kāi)發(fā)奠定了基礎(chǔ)。 4) 完成了激光測(cè)距傳感器外圍光電轉(zhuǎn)換電路、電源轉(zhuǎn)換電路及通訊接口的設(shè)計(jì)、制作、安裝及實(shí)驗(yàn)室調(diào)試。 5) 最后對(duì)論文研究工作進(jìn)行了總結(jié)，提出了系統(tǒng)的不足之處和進(jìn)一步研究工作的方向。

標(biāo)簽： FPGA 激光測(cè)距系統(tǒng)

上傳時(shí)間： 2013-05-24

上傳用戶(hù)：yoleeson
基于FPGA的視頻圖像處理系統(tǒng).rar

隨著電子技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展，視頻圖像處理技術(shù)近年來(lái)得到極大的重視和長(zhǎng)足的發(fā)展，其應(yīng)用范圍主要包括數(shù)字廣播、消費(fèi)類(lèi)電子、視頻監(jiān)控、醫(yī)學(xué)成像及文檔影像處理等領(lǐng)域。當(dāng)前視頻圖像處理主要問(wèn)題是當(dāng)處理的數(shù)據(jù)量很大時(shí)，處理速度慢，執(zhí)行效率低。而且視頻算法的軟件和硬件仿真和驗(yàn)證的靈活性低。本論文首先根據(jù)視頻信號(hào)的處理過(guò)程和典型視頻圖像處理系統(tǒng)的構(gòu)成提出了基于FPGA的視頻圖像處理系統(tǒng)總體框圖；其次選擇視頻轉(zhuǎn)換芯片SAA7113，完成視頻圖像采集模塊的設(shè)計(jì)，主要分三步完成：1)配置視頻轉(zhuǎn)換芯片的工作模式，完成視頻轉(zhuǎn)化芯片SAA7113的初始化：2)通過(guò)分析輸出數(shù)據(jù)流的格式標(biāo)準(zhǔn)，來(lái)識(shí)別奇偶場(chǎng)信號(hào)、場(chǎng)消隱信號(hào)和有效行數(shù)據(jù)的開(kāi)始和結(jié)束信號(hào)三種控制信號(hào)，并根據(jù)控制信號(hào)，用Verilog硬件描述語(yǔ)言編程實(shí)現(xiàn)圖像數(shù)據(jù)的采集；3)分析SRAM的讀寫(xiě)控制時(shí)序，采用兩塊SRAM完成圖像數(shù)據(jù)的存儲(chǔ)。然后編寫(xiě)軟件測(cè)試文件，在ISE Simulator仿真環(huán)境進(jìn)行程序測(cè)試與運(yùn)行，并分析仿真結(jié)果，驗(yàn)證了數(shù)據(jù)采集和存儲(chǔ)的正確性；最后，對(duì)常用視頻圖像算法的MATLAB仿真，選擇適當(dāng)?shù)乃阕樱捎霉ぞ進(jìn)ATLAB、System Generator for DSP和ISE，利用模塊構(gòu)建方式，搭建視頻算法平臺(tái)，實(shí)現(xiàn)圖像平滑濾波、銳化濾波算法，在Simulink中仿真并自動(dòng)生成硬件描述語(yǔ)言和網(wǎng)表，對(duì)資源的消耗做簡(jiǎn)要分析。本論文的創(chuàng)新點(diǎn)是采用新的開(kāi)發(fā)環(huán)境System Generator for DSP實(shí)現(xiàn)視頻圖像算法。這種開(kāi)發(fā)視頻圖像算法的方式靈活性強(qiáng)、設(shè)計(jì)周期短、驗(yàn)證方便、是視頻圖像處理發(fā)展的必然趨勢(shì)。

標(biāo)簽： FPGA 視頻圖像處理系統(tǒng)

上傳時(shí)間： 2013-05-20

上傳用戶(hù)：fudong911
基于FPGA的多通道DMA控制器的IP核設(shè)計(jì).rar

當(dāng)前，隨著電子技術(shù)的飛速發(fā)展，智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù)量日益增大，要求數(shù)據(jù)傳送的速度也越來(lái)越快，傳統(tǒng)的數(shù)據(jù)傳輸方式已無(wú)法滿足目前的要求。在此前提下，采用高速數(shù)據(jù)傳輸技術(shù)成為必然，DMA(直接存儲(chǔ)器訪問(wèn))技術(shù)就是較理想的解決方案之一，能夠滿足信息處理實(shí)時(shí)性和準(zhǔn)確性的要求。本文以EDA工具、硬件描述語(yǔ)言和可編程邏輯器件(FPGA)為技術(shù)支撐，設(shè)計(jì)DMA控制器的總體結(jié)構(gòu)。在通道檢測(cè)模塊中，解決了信號(hào)抗干擾和請(qǐng)求信號(hào)撤銷(xiāo)問(wèn)題，并提出并行通道檢測(cè)算法；在優(yōu)先級(jí)管理模塊中提出了動(dòng)態(tài)優(yōu)先級(jí)端口響應(yīng)機(jī)制；在傳輸模塊中采用狀態(tài)機(jī)的設(shè)計(jì)思想設(shè)計(jì)多個(gè)通道的數(shù)據(jù)傳輸。通過(guò)各模塊問(wèn)題的解決及新方法的采用，最終設(shè)計(jì)出基于FPGA的多通道DMA控制器的IP軟核。實(shí)驗(yàn)仿真結(jié)果表明，本控制器傳輸速度較快，主頻達(dá)100MHz以上，且工作穩(wěn)定。

標(biāo)簽： FPGA DMA 多通道

上傳時(shí)間： 2013-05-16

上傳用戶(hù)：希醬大魔王
基于FPGA的數(shù)字視頻光纖傳輸系統(tǒng)的設(shè)計(jì).rar

隨著計(jì)算機(jī)技術(shù)和通信技術(shù)的迅速發(fā)展，數(shù)字視頻在信息社會(huì)中發(fā)揮著越來(lái)越重要的作用，視頻傳輸系統(tǒng)已經(jīng)被廣泛應(yīng)用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場(chǎng)等多個(gè)領(lǐng)域。同時(shí)，F(xiàn)PGA單片規(guī)模的不斷擴(kuò)大，在FPGA芯片內(nèi)部實(shí)現(xiàn)復(fù)雜的數(shù)字信號(hào)處理系統(tǒng)也成為現(xiàn)實(shí)，因此采用FPGA實(shí)現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。本文將視頻壓縮技術(shù)和光纖傳輸技術(shù)相結(jié)合，設(shè)計(jì)了一種基于無(wú)損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng)，系統(tǒng)利用時(shí)分復(fù)用和無(wú)損壓縮技術(shù)，采用串行數(shù)字視頻傳輸?shù)姆绞剑稍谝桓饫w中同時(shí)傳輸8路以上視頻信號(hào)。系統(tǒng)在總體設(shè)計(jì)時(shí)，確定了基于FPGA的設(shè)計(jì)方案，采用ADI公司的AD9280和AD9708芯片實(shí)現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換，在FPGA里實(shí)現(xiàn)系統(tǒng)的時(shí)分復(fù)用/解復(fù)用、視頻數(shù)據(jù)壓縮/解壓縮和線路碼編解碼，利用光收發(fā)一體模塊實(shí)現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無(wú)損壓縮算法，用Verilog語(yǔ)言設(shè)計(jì)了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來(lái)緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù)，光纖線路碼采用CIMT碼，設(shè)計(jì)了編解碼模塊，解碼過(guò)程中，利用數(shù)字鎖相環(huán)來(lái)實(shí)現(xiàn)發(fā)射與接收的幀同步，在ISE8.2和Modelsim仿真環(huán)境下對(duì)FPGA模塊進(jìn)行了功能仿真和時(shí)序仿真，并在Spartan-3E開(kāi)發(fā)板和視頻擴(kuò)展板上完成了系統(tǒng)的硬件調(diào)試與驗(yàn)證工作，實(shí)驗(yàn)證明，系統(tǒng)工作穩(wěn)定，圖像清晰，實(shí)時(shí)傳輸效果好，可用于交通、安防、工業(yè)監(jiān)控等多個(gè)領(lǐng)域。本文將視頻壓縮和線路碼編解碼在FPGA里實(shí)現(xiàn)，利用FPGA的并行處理優(yōu)勢(shì)，大大提高了系統(tǒng)的處理速度，使系統(tǒng)具有集成度高、靈活性強(qiáng)、調(diào)試方便、抗干擾能力強(qiáng)、易于升級(jí)等特點(diǎn)。

標(biāo)簽： FPGA 數(shù)字視頻光纖傳輸系統(tǒng)

上傳時(shí)間： 2013-06-27

上傳用戶(hù)：幾何公差