針對高速圖像目標實時識別和跟蹤任務，需要利用系統中有限的硬件資源實現高速、準確的二值圖像 連通域標記，提出了一種適合FPGA實現的二值圖像連通域標記快速算法。算法以快捷、有效的方式識別、并 記錄區域間復雜的連通關系。與傳統的二值圖像標記算法相比，該算法具有運算簡單性、規則性和可擴展性的 特點。
標簽： FPGA 二值圖像 標記 快速算法基于FPGA的二值圖像連通域標記快速算法實現
上傳時間： 2016-11-19
上傳用戶：nathanlgy
基于FPGA的紅外熱成像溫度檢測算法研究要#以非制式冷紅外焦平面技術為基礎的非制冷式熱成像儀以其價格低~體積小的優勢s在非接觸式測溫領域得 到廣泛的應用 目前市面上的熱成像儀對溫差的識別非常敏感s但是無法通過從熱成像儀獲得的電信號數據得知目 標的具體溫度 而能夠進行非接觸式測溫的成品熱成像儀不僅價格高昂s而且保密的封裝使得二次開發的難度較大 基于以上問題s本文搭建基于 FPGA 和 MATALB的熱成像系統s得到了一種溫度檢測算法的獲取方法 通過該實驗 方法來取得由電信號轉換為具體溫度的算法及其關鍵系數 實驗結果表明s該溫度算法的誤差較小s在溫度測量預警 系統有較強的工程意義 關鍵詞#紅外熱像儀3FPGA3MATLAB3溫度檢測 中圖分類號#TN211 文獻標識碼#A 國家標準學科分類代碼#510.1
上傳時間： 2022-02-14
上傳用戶：
基于微處理器的數字PID控制器改變了傳統模擬PID控制器參數整定不靈活的問題。但是常規微處理器容易在環境惡劣的情況下出現程序跑飛的問題，如果實現PID軟算法的微處理器因為強干擾或其他原因而出現故障，會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質上解決這個問題。因此，利用FPGA開發技術，實現智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應用意義。 首先分析FPGA的內部結構特點，總結FPGA設計技術及開發流程，指出實現結構優化設計，降低設計難度，是擴展設計功能、提高芯片性能和產品性價比的關鍵。控制系統由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統的關鍵部件。在分析FPGA設計結構類型和特點的基礎上，提出一種基于FPGA改進型并行結構的PID溫度控制器設計方法。在PID算法與FPGA的運算器邏輯映像過程中，采用將補碼的加法器代替減法器設計，增加整數運算結果的位擴展處理，進行不同數據類型的整數歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結合設計實現了PID控制器，用Modelsim仿真驗證了設計結果的正確性，用Synplify Pro進行電路綜合，在Quaitus Ⅱ軟件中實現布局布線，最后生成FPGA的編程文件。根據控制系統的要求，論文設計完成了12位模數AD轉換器、數據顯示器、按鍵等相關外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構建PID控制系統。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結果表明，達到無超調的穩定控制要求，為降低FPGA實現PID控制器的設計難度提供了有效的方法。
上傳時間： 2013-06-13
上傳用戶：15071087253
本文在深入分析紅外焦平面陣列熱成像系統工作原理的基礎上，根據紅外圖像處理系統的實際應用，研究了相應的圖像處理算法，為使其實時實現，本文對算法基于FPGA的高效硬件實現進行了深入研究。首先對IRFRA器件的工作原理和讀出電路結構進行了分析，敘述了相應的驅動電路設計原理和相關模擬電路的處理技術。然后，以本文設計的基于FPGA高速紅外圖像處理硬件系統為運行平臺，針對紅外溫差成像圖像高背景、低對比度的特點和系統中主要存在的非均勻性圖案噪聲，研究了非均勻性校正和直方圖投影增強算法的實時實現技術。還將基于FPGA的紅外圖像處理的實現技術，拓展到一些空域、頻域及基于直方圖的圖像處理基本算法。其中以紅外增強算法作為重點，引入了一種易于FPGA實現、基于雙閾值調節、可有效改善系統成像質量的增強算法。并在FPGA硬件平臺上成功地實現了該算法。最后，本系統還將處理后的圖像數據轉化成了全電視信號，實時地顯示在監視器上。實驗結果表明，本文設計的系統，能夠很好地完成大容量數據流的實時處理，有效地改善了圖像質量，顯著提高了圖像顯示效果。
上傳時間： 2013-07-02
上傳用戶：AbuGe
基于微處理器的數字PID控制器改變了傳統模擬PID控制器參數整定不靈活的問題。但是常規微處理器容易在環境惡劣的情況下出現程序跑飛的問題，如果實現PID軟算法的微處理器因為強干擾或其他原因而出現故障，會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質上解決這個問題。因此，利用FPGA開發技術，實現智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應用意義。 首先分析FPGA的內部結構特點，總結FPGA設計技術及開發流程，指出實現結構優化設計，降低設計難度，是擴展設計功能、提高芯片性能和產品性價比的關鍵。控制系統由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統的關鍵部件。在分析FPGA設計結構類型和特點的基礎上，提出一種基于FPGA改進型并行結構的PID溫度控制器設計方法。在PID算法與FPGA的運算器邏輯映像過程中，采用將補碼的加法器代替減法器設計，增加整數運算結果的位擴展處理，進行不同數據類型的整數歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結合設計實現了PID控制器，用Modelsim仿真驗證了設計結果的正確性，用Synplify Pro進行電路綜合，在Quaitus Ⅱ軟件中實現布局布線，最后生成FPGA的編程文件。根據控制系統的要求，論文設計完成了12位模數AD轉換器、數據顯示器、按鍵等相關外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構建PID控制系統。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結果表明，達到無超調的穩定控制要求，為降低FPGA實現PID控制器的設計難度提供了有效的方法。
上傳時間： 2013-05-24
上傳用戶：gyq
本文以電子不停車收費系統課題為背景，設計并實現了基于FPGA的π/4-DOPSK全數字中頻發射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。 近年來現場可編程門陣列(FPGA)器件在芯片邏輯規模和處理速度等方面性能的迅速提高，用硬件編程實現無線功能的軟件無線電技術在理論和實用化上都趨于成熟和完善，因此可以把數字調制，數字上/下變頻，數字解調在同一塊FPGA上實現，即實現了中頻發射機和接收機一體化的片上可編程系統(SOPC，System On Programmabie Chip)。 本文首先根據指標要求對數字收發機方案進行設計，確定了適合不停車收費系統的全數字發射機和接收機的結構，接著根據π/4-DQPSK發射機和接收機的理論，設計并實現了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結果和測試結果分析。
上傳時間： 2013-06-23
上傳用戶：chuckbassboy
本文以電子不停車收費系統課題為背景，設計并實現了基于FPGA的π/4-DOPSK全數字中頻發射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。 近年來現場可編程門陣列(FPGA)器件在芯片邏輯規模和處理速度等方面性能的迅速提高，用硬件編程實現無線功能的軟件無線電技術在理論和實用化上都趨于成熟和完善，因此可以把數字調制，數字上/下變頻，數字解調在同一塊FPGA上實現，即實現了中頻發射機和接收機一體化的片上可編程系統(SOPC，System On Programmabie Chip)。 本文首先根據指標要求對數字收發機方案進行設計，確定了適合不停車收費系統的全數字發射機和接收機的結構，接著根據π/4-DQPSK發射機和接收機的理論，設計并實現了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結果和測試結果分析。
上傳時間： 2013-07-18
上傳用戶：saharawalker
本文對基于FPGA的遠程視頻傳輸系統進行了研究。主要內容如下： (1)在系統發送端將數據采集等邏輯控制和圖像壓縮集成在一片FPGA上，此方案減小了系統體積，提高了系統的集成度。 (2)系統圖像壓縮部分基于FPGA的二維小波變換的設計與實現，選用5/3整數提升小波，提升過程采用折疊結構可以節省系統的資源。采用FPGA實現小波變換與使用DSP處理器的“DSP+ASIC”方案相比，具有速度快，數據寬度可任意設置的特點，并且VHDL語言具有可移植性的特點，具有更強的通用性。 (3)數據采集時采用乒乓操作存儲輪流向兩片外部存儲器存、取采集的圖像數據，能夠保證圖像整幀采集和穩定連續的數據壓縮和數據傳輸，節約緩存空間，提高了速度，優于單存儲器的方法。
上傳時間： 2013-06-01
上傳用戶：superhand
運用Verilog語言來實現在FPGA的中值濾波
上傳時間： 2013-08-04
上傳用戶：yd19890720
隨著圖像分辨率的越來越高，軟件實現的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。 本文在FPGA平臺上，用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構，架構包括PC機預處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現，根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口，不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。 在硬件架構的基礎上本文實現了排序濾波，中值濾波，卷積運算及高斯濾波，形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略，通過性能分析，FPGA實現圖像處理在時間上比軟件處理有了很大的提高；通過結果的比較，發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。
上傳時間： 2013-07-29
上傳用戶：愛順不順
