人臉識別技術繼指紋識別、虹膜識別以及聲音識別等生物識別技術之后,以其獨特的方便、經濟及準確性而越來越受到世人的矚目。作為人臉識別系統的重要環節—人臉檢測,隨著研究的深入和應用的擴大,在視頻會議、圖像檢索、出入口控制以及智能人機交互等領域有著重要的應用前景,發展速度異常迅猛。 FPGA的制造技術不斷發展,它的功能、應用和可靠性逐漸增加,在各個行業也顯現出自身的優勢。FPGA允許用戶根據自己的需要來建立自己的模塊,為用戶的升級和改進留下廣闊的空間。并且速度更高,密度也更大,其設計方法的靈活性降低了整個系統的開發成本,FPGA 設計成為電子自動化設計行業不可缺少的方法。 本文從人臉檢測算法入手,總結基于FPGA上的嵌入式系統設計方法,使用IBM的Coreconnect掛接自定義模塊技術。經過訓練分類器、定點化、以及硬件加速等方法后,能夠使人臉檢測系統在基于Xilinx的Virtex II Pro開發板上平臺上,達到實時的檢測效果。本文工作和成果可以具體描述如下: 1. 算法分析:對于人臉檢測算法,首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算,這便于進一步的硬件設計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分:這一步考慮市場可以提供的資源狀況,又要考慮系統成本、開發時間等諸多因素。Xilinx公司提供的Virtex II Pro開發板,在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數據通道等,通過分析可以對算法進行細致的劃分,實現需要加速的模塊。 3. 定點化:在Adaboost算法中,需要進行大量的浮點計算。這里采用的方法是直接對數據位進行操作它提取指數和尾數,然后對尾數執行移位操作。 4. 改進檢測用的級聯分類器的訓練,提出可以迅速提高分類能力、特征數量大大減小的一種訓練方法。 5. 最后對系統的整體進行了驗證。實驗表明,在視頻輸入輸出接入的同時,人臉檢測能夠達到17fps的檢測速度,并且獲得了很好的檢測率以及較低的誤檢率。
上傳時間: 2013-04-24
上傳用戶:大融融rr
數字射頻存儲器(Digital Radio FreqlJencyr:Memory DRFM)具有對射頻信號和微波信號的存儲、處理及傳輸能力,已成為現代雷達系統的重要部件。現代雷達普遍采用了諸如脈沖壓縮、相位編碼等更為復雜的信號處理技術,DRFM由于具有處理這些相干波形的能力,被越來越廣泛地應用于電子對抗領域作為射頻頻率源。目前,國內外對DRFM技術的研究還處于起步階段,DRFM部件在采樣率、采樣精度及存儲容量等方面,還不能滿足現代雷達信號處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理,在現有的研究基礎上提出了一種便于工程實現的設計方法,給出了基于現場可編程門陣列(Field Programmable Gate Array FPGA)實現的幅度量化DRFM設計方案。本方案的采樣率為1 GHz、采樣精度12位,具體實現是采用4個采樣率為250 MHz的ADC并行交替等效時間采樣以達到1 GHz的采樣率。單通道內采用數字正交采樣技術進行相干檢波,用于保存信號復包絡的所有信息。利用FPGA器件實現DRFM的控制器和多路采樣數據緩沖器,采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實現了DRFM電路的FPGA設計和功能仿真、時序分析。方案中采用了大量的低壓差分信號(Low Voltage Differential Signaling LVDS)邏輯的芯片,從而大大降低了系統的功耗,提高了系統工作的可靠性。本文最后對采用的數字信號處理算法進行了仿真,仿真結果證明了設計方案的可行性。 本文提出的基于FPGA的多通道DRFM系統與基于專用FIFO存儲器的DRFM相比,具有更高的性能指標和優越性。
上傳時間: 2013-06-01
上傳用戶:lanwei
8051處理器自誕生起近30年來,一直都是嵌入式應用的主流處理器,不同規模的805l處理器涵蓋了從低成本到高性能、從低密度到高密度的產品。該處理器極具靈活性,可讓開發者自行定義部分指令,量身訂制所需的功能模塊和外設接口,而且有標準版和經濟版等多種版本可供選擇,可讓設計人員各取所需,實現更高性價比的結構。如此多的優越性使得8051處理器牢固地占據著龐大的應用市場,因此研究和發展8051及與其兼容的接口具有極大的應用前景。在眾多8051的外設接口中,I2C總線接口扮演著重要的角色。通用的12C接口器件,如帶12C總線的RAM,ROM,AD/DA,LCD驅動器等,越來越多地應用于計算機及自動控制系統中。因此,本論文的根本目的就是針對如何在8051內核上擴展I2C外設接口進行較深入的研究。 本課題項目采用可編程技術來開發805l核以及12C接口。由于8051內核指令集相容,我們能借助在現有架構方面的經驗,發揮現有的大量代碼和工具的優勢,較快地完成設計。在8051核模塊里,我們主要實現中央處理器、程序存儲器、數據存儲器、定時/計數器、并行接口、串行接口和中斷系統等七大單元及數據總線、地址總線和控制總線等三大總線,這些都是標準8051核所具有的模塊。在其之上我們再嵌入12C的串行通信模塊,采用自下而上的方法,逐次實現一位的收發、一個字節的收發、一個命令的收發,直至實現I2C的整個通信協議。 8051核及I2C總線的研究通過可編程邏輯器件和一塊外圍I2C從設備TMPl01來驗證。本課題的最終目的是可編程邏輯器件實現的8051核成功并高效地控制擴展的12C接口與從設備TMPl01通信。 用EP2C35F672C6芯片開發的12C接口,數據的傳輸速率由該芯片嵌入8051微處理的時鐘頻率決定。經測試其傳輸速率可達普通速率和快速速率。 目前集成了該12C接口的8051核已經在工作中投入使用,主要用于POS設備的用戶數據加密及對設備溫度的實時控制。雖然該設備尚未大批量投產,但它已成功通過PCI(PaymentCardIndustry)協會認證。
上傳時間: 2013-06-18
上傳用戶:731140412
隨著微電子技術的發展,國內外紅外成像技術也得到了廣泛的應用和研究。各國軍方針對現代戰爭和未來信息戰的新形勢,對熱成像技術提出了更高的要求,希望今后能研制出性能更佳、體積更小、分辨率和靈敏度更高、作用距離更遠、價格更低的紅外成像系統。 CCD 成像系統的關鍵技術是 CCD 器件設計和圖像處理。本課題通過對CCD 圖像處理技術的研究,采用嵌入式 Nios Ⅱ+FPGA 的工作方式,充分發揮嵌入式 Nios Ⅱ處理器靈活性和 FPGA 處理速度快的優點,構建出結構靈活、處理速度高以及功能完善的圖像處理系統。該系統能同時實時實現兩點校正算法、加權濾波算法、對比度增強算法以及疵點補償等多項功能。 本系統成功應用于國內某研究所研制的目前國內最大型面陣 (PtSi 512×512) CCD 焦平面探測器成像組件中,得到了良好的成像效果;同時,由該處理系統構成的 InGaAs 成像組件也處于國內領先水平。從長遠來看,該項技術應用于中電 44 所多種成像組件項目的研究中,推動了 PtSi 256×256、PtSi 512×512 焦平面探測器成像組件以及 4096×96TDI CCD 成像組件的工程化應用進程。
上傳時間: 2013-05-22
上傳用戶:元宵漢堡包
6.0版的Quartus? II軟件包括了由FPGA供應商提供的第一款時序分析工具TimeQuest時序分析儀,為業界標準Synopsys設計約束(SDC)時序格式提供自然、全面的支持。這一最新版本還包括擴展的團隊設計功能,能夠有效管理高密度設計團隊之間的協作。這些改進迎合了當今高密度90nm的設計要求,同時為滿足客戶對更高密度FPGA的需求以及Altera發展下一代65nm產品系列打下了基礎。
上傳時間: 2013-05-21
上傳用戶:sz_hjbf
QPSK是一種線性窄帶數字調制技術,具有頻譜利用率高、頻譜特性好、抗衰落性能強和可用非相干解調等特點。擴頻通信是從軍事通信中發展起來的一種高性能通信技術,具有抗干擾、抗多徑能力強和保密性好等優點,在移動通信和衛星通信中得到廣泛應用。所以將QPSK技術應用亍擴頻通信具有重要的工程意義。 本文對QPSK調制的擴頻系統的FPGA實現進行了研究。本文介紹了擴頻通信的原理及發展現狀,并對QPSK調制的原理進行了詳細闡述。本文設計的擴頻通信系統主要包括串并/并串轉換、差分編/解碼、DDS、擴頻/解擴、QPSK調制/解調等模塊,基于Altera公司的Quartus Ⅱ 4.1開發平臺對以上各模塊進行了設計和時序仿真.仿真結果證明:該系統能正確工作,完成了預定的目標。 本文設計的基于FPGA的擴頻通信系統具有集成度高、可軟件升級等優點,這為設計更高集成度和靈活性的通信系統提供了基礎。
上傳時間: 2013-06-19
上傳用戶:zzy7826
內部存儲器負責計算機系統內部數據的中轉、存儲與讀取,作為計算機系統中必不可少的三大件之一,它對計算機系統性能至關重要。內存可以說是CPU處理數據的“大倉庫”,所有經過CPU處理的指令和數據都要經過內存傳遞到電腦其他配件上,因此內存性能的好壞,直接影響到系統的穩定性和運行性能。在當今的電子系統設計中,內存被使用得越來越多,并且對內存的要求越來越高。既要求內存讀寫速度盡可能的快、容量盡可能的大,同時由于競爭的加劇以及利潤率的下降,人們希望在保持、甚至提高系統性能的同時也能降低內存產品的成本。面對這種趨勢,設計和實現大容量高速讀寫的內存顯得尤為重要。因此,近年來內存產品正經歷著從小容量到大容量、從低速到高速的不斷變化,從技術上也就有了從DRAM到SDRAM,再到DDR SDRAM及DDR2 SDRAM等的不斷演進。和普通SDRAM的接口設計相比,DDR2 SDRAM存儲器在獲得大容量和高速率的同時,對存儲器的接口設計也提出了更高的要求,其接口設計復雜度也大幅增加。一方面,由于I/O塊中的資源是有限的,數據多路分解和時鐘轉換邏輯必須在FPGA核心邏輯中實現,設計者可能不得不對接口邏輯進行手工布線以確保臨界時序。而另一方面,不得不處理好與DDR2接口有關的時序問題(包括溫度和電壓補償)。要正確的實現DDR2接口需要非常細致的工作,并在提供設計靈活性的同時確保系統性能和可靠性。 本文對通過Xilinx的Spartan3 FPGA實現DDR2內存接口的設計與實現進行了詳細闡述。通過Xilinx FPGA提供了I/O模塊和邏輯資源,從而使接口設計變得更簡單、更可靠。本設計中對I/O模塊及其他邏輯在RTL代碼中進行了配置、嚴整、執行,并正確連接到FPGA上,經過仔細仿真,然后在硬件中驗證,以確保存儲器接口系統的可靠性。
上傳時間: 2013-06-08
上傳用戶:fairy0212
未來戰爭將以信息化戰場為支撐,以信息化武器裝備為主導,以信息化作戰為主要方式,信息安全是實施信息防御、奪取制信息權、獲取信息優勢的關鍵要素,其建設與發展面臨新的挑戰和日益廣泛的應用需求。 信息安全裝備是適應新時期軍事通信建設的需求、保證軍事信息安全、軍隊指揮系統順暢的重要方面,深度包過濾技術是我軍信息安全領域的重要技術之一。進行深度包過濾技術的研究與實現具有非常重要的意義。 本文所做的工作主要有以下幾個方面: 1、提出了一種效率更高的字符串搜索算法OBM; 2、設計了過濾策略; 3、設計了各過濾規則/特征碼的數據結構及整體數據結構; 4、在FPGA中設計實現了QBM算法; 5、基于FPGA+FLASH結構,設計了深度包過濾器整體方案,設計實現了一款既有訪問控制能力又有內容過濾特點,高效、可配置、能反饋的內容過濾器; 6、對所完成的設計進行了仿真,并給出了性能評估。
上傳時間: 2013-05-29
上傳用戶:夜月十二橋
信號與信息處理是信息科學中近幾年來發展最為迅速的學科之一,隨著片上系統(SOC,System On Chip)時代的到來,FPGA正處于革命性數字信號處理的前沿。基于FPGA的設計可以在系統可再編程及在系統調試,具有吞吐量高,能夠更好地防止授權復制、元器件和開發成本進一步降低、開發時間也大大縮短等優點。然而,FPGA器件是基于SRAM結構的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數據都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統設計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發設備提出了更高的要求。 本論文基于IEEE1149.1標準和USB2.0技術,完成了FPGA配置接口電路及實驗開發板的設計與實現。作者在充分理解IEEE1149.1標準和USB技術原理的基礎上,針對Altcra公司專用的USB數據配置電纜USB-Blaster,對其內部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發實驗電路的完整軟硬件設計及功能時序仿真。作者最后進行了軟硬件調試,完成測試與驗證,實現了對Altera系列PLD的配置功能及實驗開發板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發環境下直接使用,無須在主機端另行設計通信軟件,其兼容性較現有設計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產權嚴格保密,使得基于USB接口的配置電路應用受到很大限制,同時也加大了自行對其進行開發設計的難度。 與傳統的基于PC并口的下載接口電路相比,本設計的基于USB下載接口電路及FPGA實驗開發板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調試NiosII嵌入式軟核處理器等明顯優勢。從成本來看,本設計的USB配置接口電路及FPGA實驗開發板與其同類產品相比有較強的競爭力。
上傳時間: 2013-06-07
上傳用戶:2525775
傳統的頻率調制和相位調制兩種數字調制方式都存在頻譜利用率低、抗多徑衰落能力差、功率譜衰減慢、帶外輻射嚴重等不足。正交振幅調制(QAM)是一種相位和振幅聯合控制的數字調制技術,它不僅可以得到更高的頻譜效率,而且可...
上傳時間: 2013-04-24
上傳用戶:embedtu