DSP的使用正呈爆炸式發(fā)展。OFDM、GPS相關(guān)器、FFT、FIR濾波器或H.264之類(lèi)計(jì)算密集型算法在從移動(dòng)電話(huà)到汽車(chē)的各種應(yīng)用中都很常見(jiàn)。設(shè)計(jì)人員實(shí)現(xiàn)DSP有三種選擇：他們可以使用DSP處理器、FPGA或掩膜ASIC。ASIC具有最高的吞吐量、最低的功耗和最低的成本，但其極大的NRE和較長(zhǎng)研制周期使其對(duì)許多設(shè)計(jì)而言并不適用。定制ASIC的研制周期可達(dá)一年之久，比最終產(chǎn)品的使用壽命都長(zhǎng)。FPGA已占居較大的市場(chǎng)份額，因?yàn)槠淠芴峁┍菵SP處理器更好的吞吐量，而且沒(méi)有ASIC的極大NRE和較長(zhǎng)研制周期。 因此，常常將基于ARM的MCU和FPGA結(jié)合使用來(lái)實(shí)現(xiàn)這些設(shè)計(jì)，其中FPGA實(shí)現(xiàn)設(shè)計(jì)的DSP部分。然而，F(xiàn)PGA也有其自身的不足--最突出的是功耗很高(靜態(tài)功耗接近2W)，且性能比ASIC慢。FPGA時(shí)鐘用于邏輯執(zhí)行時(shí)通常限制為50MHz，而ASIC可以400MHz或更高頻率執(zhí)行邏輯。其他缺點(diǎn)還包括在IP載入基于SRAM的FPGA時(shí)安全性還不夠理想，成本也較高。盡管FPGA成本已迅速降低，但價(jià)格通常在10,000片左右就不再下降，因此仍比較昂貴。 新型可定制Atmel處理器（CAP）MCU具有的門(mén)密度、單元成本、性能和功耗接近基于單元的ASIC，而NRE較低且開(kāi)發(fā)時(shí)間較快。與基于ARM的非可定制標(biāo)準(zhǔn)產(chǎn)品MCU一樣，不需要單獨(dú)的ARM許可。 可定制MCU利用新型金屬可編程單元結(jié)構(gòu)（MPCF）ASIC技術(shù)，其門(mén)密度介于170K門(mén)/mm2與210K門(mén)/mm2之間，與基于單元的ASIC相當(dāng)。例如，實(shí)現(xiàn)D觸發(fā)器（DFF）的MPCF單元與標(biāo)準(zhǔn)的單元DFF都使用130nm的工藝，所用面積差不多相同。
上傳時(shí)間： 2013-10-29
上傳用戶(hù)：xymbian
在16MHZ頻率下速度為16MIPS的8位RISC結(jié)構(gòu)單片機(jī)，內(nèi)含硬件乘法器。 支持JTAG端口仿真和編程，仿真效果比傳統(tǒng)仿真同更真實(shí)有效。 8通道10位AD轉(zhuǎn)換器，支持單端和雙端差分信號(hào)輸入，內(nèi)帶增益可編程運(yùn)算放大器。 16K字節(jié)的FLASH存貯器，支持ISP、IAP編程，使系統(tǒng)開(kāi)發(fā)、生產(chǎn)、維護(hù)更容易。 多達(dá)1K字節(jié)的SRAM，32個(gè)通用寄存器，三個(gè)數(shù)據(jù)指針，使用C語(yǔ)言編程更容易。 512字節(jié)的EEPROM存貯器，可以在系統(tǒng)掉電時(shí)保存您的重要數(shù)據(jù)。 多達(dá)20個(gè)中斷源，每個(gè)中斷有獨(dú)立的中斷向量入口地址。 2個(gè)8位定時(shí)/計(jì)數(shù)器，1個(gè)16位定時(shí)/計(jì)數(shù)器，帶捕捉、比較功能，有四個(gè)通道的PWM。 硬件USART、SPI和基于字節(jié)處理的I2C接口。 杰出的電氣性能，超強(qiáng)的抗干擾能力。每個(gè)IO口可負(fù)載40mA的電流，總電流不超過(guò)200mA。 可選片內(nèi)/片外RC振蕩、石英/陶瓷晶振、外部時(shí)鐘，更具備實(shí)時(shí)時(shí)鐘（RTC）功能；片內(nèi)RC振蕩可達(dá)8MHZ，頻率可校調(diào)到1%精度；片外晶振振蕩幅度可調(diào)，以改善EMI性能。 內(nèi)置模擬量比較器。 可以用熔絲開(kāi)啟、帶獨(dú)立振蕩器的看門(mén)狗，看門(mén)狗溢出時(shí)間分8級(jí)可調(diào)。 內(nèi)置上電復(fù)位電路和可編程低電壓檢測(cè)（BOD）復(fù)位電路。 六種睡眠模式，給你更低的功耗和更靈活的選擇。 ATMEGA16L工作電壓2.7V-5.5V，工作頻率0-8MHZ；ATMEGA16工作電壓4.5-5.5V，工作頻率0-16MHZ。 32個(gè)IO口，DIP40、TQFP44封裝。 與其它8位單片機(jī)相比，有更高的程序安全性，保護(hù)您的知識(shí)產(chǎn)權(quán)。
上傳時(shí)間： 2013-11-22
上傳用戶(hù)：wcl168881111111
Cortex-M3 技術(shù)參考手冊(cè) Cortex-M3是一個(gè)32位的核，在傳統(tǒng)的單片機(jī)領(lǐng)域中，有一些不同于通用32位CPU應(yīng)用的要求。譚軍舉例說(shuō)，在工控領(lǐng)域，用戶(hù)要求具有更快的中斷速度，Cortex-M3采用了Tail-Chaining中斷技術(shù)，完全基于硬件進(jìn)行中斷處理，最多可減少12個(gè)時(shí)鐘周期數(shù)，在實(shí)際應(yīng)用中可減少70%中斷。 單片機(jī)的另外一個(gè)特點(diǎn)是調(diào)試工具非常便宜，不象ARM的仿真器動(dòng)輒幾千上萬(wàn)。針對(duì)這個(gè)特點(diǎn)，Cortex-M3采用了新型的單線調(diào)試(Single Wire)技術(shù)，專(zhuān)門(mén)拿出一個(gè)引腳來(lái)做調(diào)試，從而節(jié)約了大筆的調(diào)試工具費(fèi)用。同時(shí)，Cortex-M3中還集成了大部分存儲(chǔ)器控制器，這樣工程師可以直接在MCU外連接Flash，降低了設(shè)計(jì)難度和應(yīng)用障礙。 ARM Cortex-M3處理器結(jié)合了多種突破性技術(shù)，令芯片供應(yīng)商提供超低費(fèi)用的芯片，僅33000門(mén)的內(nèi)核性能可達(dá)1.2DMIPS/MHz。該處理器還集成了許多緊耦合系統(tǒng)外設(shè)，令系統(tǒng)能滿(mǎn)足下一代產(chǎn)品的控制需求。ARM公司希望Cortex-M3核的推出，能幫助單片機(jī)廠商實(shí). Cortex的優(yōu)勢(shì)應(yīng)該在于低功耗、低成本、高性能3者(或2者)的結(jié)合。 Cortex如果能做到 合理的低功耗(肯定要比Arm7 & Arm9要低，但不大可能比430、PIC、AVR低) ＋ 合理的高性能(10~50MIPS是比較可能出現(xiàn)的范圍) ＋ 適當(dāng)?shù)牡统杀?1~5$應(yīng)該不會(huì)奇怪)。 簡(jiǎn)單的低成本不大可能比典型的8位MCU低。對(duì)于已經(jīng)有8位MCU的廠商來(lái)說(shuō)，比如Philips、Atmel、Freescale、Microchip還有ST和Silocon Lab，不大可能用Cortex來(lái)打自己的8位MCU。對(duì)于沒(méi)有8位MCU的廠商來(lái)說(shuō)，當(dāng)然是另外一回事，但他們?cè)趪?guó)內(nèi)進(jìn)行推廣的實(shí)力在短期內(nèi)還不夠。 對(duì)于已經(jīng)有32位ARM的廠商來(lái)說(shuō)，比如Philips、Atmel、ST，又不大可能用Cortex來(lái)打自己的Arm7/9，對(duì)他們來(lái)說(shuō)，比較合理的定位把Cortex與Arm7/9錯(cuò)開(kāi)，即<40MIPS的性能＋低于Arm7的價(jià)格，當(dāng)然功耗也會(huì)更低些；當(dāng)然這樣做的結(jié)果很可能是，斷了16位MCU的后路。 對(duì)于仍然在推廣16位MCU的廠商來(lái)說(shuō)，比如Freescal、Microchip，處境比較尷尬，因?yàn)镃ortex基本上可以完全替代16位MCU。 所以，未來(lái)的1～2年，來(lái)自新廠商的Cortex比較值得期待－包括國(guó)內(nèi)的供應(yīng)商；對(duì)于已有32位ARM的廠商，情況比較有趣；對(duì)于16位MCU的廠商，反應(yīng)比較有意思。 關(guān)于編程模式 Cortex－M3處理器采用ARMv7-M架構(gòu)，它包括所有的16位Thumb指令集和基本的32位Thumb-2指令集架構(gòu)，Cortex-M3處理器不能執(zhí)行ARM指令集。 Thumb-2在Thumb指令集架構(gòu)（ISA）上進(jìn)行了大量的改進(jìn)，它與Thumb相比，具有更高的代碼密度并提供16/32位指令的更高性能。 關(guān)于工作模式 Cortex-M3處理器支持2種工作模式：線程模式和處理模式。在復(fù)位時(shí)處理器進(jìn)入“線程模式”，異常返回時(shí)也會(huì)進(jìn)入該模式，特權(quán)和用戶(hù)（非特權(quán)）模式代碼能夠在“線程模式”下運(yùn)行。 出現(xiàn)異常模式時(shí)處理器進(jìn)入“處理模式”，在處理模式下，所有代碼都是特權(quán)訪問(wèn)的。 關(guān)于工作狀態(tài) Coretx-M3處理器有2種工作狀態(tài)。 Thumb狀態(tài)：這是16位和32位“半字對(duì)齊”的Thumb和Thumb-2指令的執(zhí)行狀態(tài)。 調(diào)試狀態(tài)：處理器停止并進(jìn)行調(diào)試，進(jìn)入該狀態(tài)。
標(biāo)簽： Cortex-M 技術(shù)參考手冊(cè)
上傳時(shí)間： 2013-12-04
上傳用戶(hù)：壞壞的華仔
當(dāng)今集成電路設(shè)計(jì)已經(jīng)進(jìn)入 SOC 時(shí)代，于是各公司針對(duì)自己的設(shè)計(jì)需求挑選一款性?xún)r(jià)比較高的處理器作為內(nèi)核是一件非常重要的事情。下面將介紹一款集成了DSP 和MCU 功能的處理器ZSP neo 。ZSP neo 是一類(lèi)新型的處理器，它在一個(gè)的內(nèi)核中集成了DSP 和MCU 的功能。對(duì)于那些需要比現(xiàn)有8 位微控制器更高的控制處理性能，而又無(wú)需32 位微控制器的對(duì)成本敏感的應(yīng)用來(lái)說(shuō)，ZSP neo 是一個(gè)理想的選擇。ZSP neo 針對(duì)其性能要求采用了相應(yīng)的架構(gòu)：·采用基于 RISC 的架構(gòu)：處理器具有靜態(tài)分支預(yù)測(cè)功能；所以程序員設(shè)計(jì)程序時(shí)無(wú)需考慮跳轉(zhuǎn)延時(shí)。·采用了 Load-Store 架構(gòu)：處理器對(duì)存儲(chǔ)器的操作使用 load 和store 指令；操作不直接發(fā)生在存儲(chǔ)器中。所有其他指令均為寄存器-寄存器操作；使用寄存器節(jié)省了存儲(chǔ)器帶寬。采用多種load/store 指令，這樣優(yōu)化了存儲(chǔ)器操作；同時(shí)支持32 位和16 位的數(shù)據(jù)操作。處理器允許前推的靈活架構(gòu)；功能單元的結(jié)果能夠在下個(gè)周期無(wú)條件地被其他功能單元使用。
上傳時(shí)間： 2013-10-19
上傳用戶(hù)：奔跑的雪糕
PHILIPS 的P89LPC900 系列FLASH 單片機(jī)部分型號(hào)提供了8 位精度的AD 轉(zhuǎn)換器，為許多控制系統(tǒng)帶來(lái)方便，諸如溫度控制、運(yùn)動(dòng)控制等，在MCU 發(fā)出控制指令后，常常需要將執(zhí)行機(jī)構(gòu)的情況反饋給MCU，從而構(gòu)成一個(gè)閉環(huán)系統(tǒng)，達(dá)到精細(xì)控制的目的。這一檢測(cè)過(guò)程一般由各種傳感器完成，在某些對(duì)成本有高要求的場(chǎng)合，為了控制成本，也常使用一些簡(jiǎn)單的分立元件替代數(shù)字傳感器，通常送到MCU 接口的都是一些經(jīng)過(guò)處理的電壓信號(hào)，內(nèi)帶ADC 的芯片能夠簡(jiǎn)化設(shè)計(jì)，并使成本進(jìn)一步降低。一般來(lái)說(shuō)，8 位的AD 精度已經(jīng)足以應(yīng)對(duì)，但是在一些對(duì)精度要求比較高的場(chǎng)合，可能會(huì)需要10 位或者更高精度，細(xì)心的用戶(hù)通過(guò)仔細(xì)研究P89LPC900 單片機(jī)的特點(diǎn)，發(fā)現(xiàn)P89LPC900 系列單片機(jī)ADC 的特點(diǎn)非常適合進(jìn)行ADC 過(guò)采樣，本文正是結(jié)合P89LPC900 的特點(diǎn)，介紹該單片機(jī)在高精度模數(shù)轉(zhuǎn)換場(chǎng)合的應(yīng)用，以及使用過(guò)采樣技術(shù)需要滿(mǎn)足的條件和需注意事項(xiàng)。使這種低成本高精度的AD技術(shù)得以應(yīng)用。
上傳時(shí)間： 2013-10-11
上傳用戶(hù)：gokk
作為嵌入式系統(tǒng)主控單元——單片機(jī)，其軟件往往是一個(gè)微觀的實(shí)時(shí)操作系統(tǒng)，且大部分是為某種應(yīng)用而專(zhuān)門(mén)設(shè)計(jì)的。系統(tǒng)程序有實(shí)時(shí)過(guò)程控制或?qū)崟r(shí)信息處理的能力，要求能夠及時(shí)響應(yīng)隨機(jī)發(fā)生的外部事件并對(duì)該事件做出快速處理。而分時(shí)操作系統(tǒng)卻是把CPU的時(shí)間劃分成長(zhǎng)短基本相同的時(shí)間區(qū)間，即“時(shí)間片”，通過(guò)操作系統(tǒng)的管理，把這些時(shí)間片依次輪流地分配給各個(gè)用戶(hù)使用。如果某個(gè)作業(yè)在時(shí)間片結(jié)束之前，整個(gè)任務(wù)還沒(méi)有完成，那么該作業(yè)就被暫停下來(lái)，放棄CPU，等待下一輪循環(huán)再繼續(xù)做。此時(shí)CPU又分配給另一個(gè)作業(yè)去使用。由于計(jì)算機(jī)的處理速度很快，只要時(shí)間片的間隔取得適當(dāng)，那么一個(gè)用戶(hù)作業(yè)從用完分配給它的一個(gè)時(shí)間片到獲得下一個(gè)CPU時(shí)間片，中間有所“停頓”；但用戶(hù)察覺(jué)不出來(lái)，好像整個(gè)系統(tǒng)全由它“獨(dú)占”似的。分時(shí)操作系統(tǒng)主要具有以下3個(gè)特點(diǎn)：① 多路性。用戶(hù)通過(guò)各自的終端，可以同時(shí)使用一個(gè)系統(tǒng)。② 及時(shí)性。用戶(hù)提出的各種要求，能在較短或可容忍的時(shí)間內(nèi)得到響應(yīng)和處理。③ 獨(dú)占性。在分時(shí)系統(tǒng)中，雖然允許多個(gè)用戶(hù)同時(shí)使用一個(gè)CPU，但用戶(hù)之間操作獨(dú)立，互不干涉。分時(shí)操作系統(tǒng)主要是針對(duì)小型機(jī)以上的計(jì)算機(jī)提出的。一般而言，微處理器（MPU）驅(qū)動(dòng)的通用計(jì)算機(jī)，系統(tǒng)設(shè)計(jì)人員對(duì)每一臺(tái)的最終具體應(yīng)用都是不得而知的，因此，在價(jià)格允許的情況下，硬件設(shè)計(jì)務(wù)求CPU時(shí)鐘盡可能的快；計(jì)算及管理能力盡可能的強(qiáng)；程序和數(shù)據(jù)存儲(chǔ)器的容量盡可能的大；各種計(jì)算機(jī)外設(shè)的配接盡可能的詳盡等等，特別是采用分時(shí)操作系統(tǒng)的機(jī)器，因?yàn)槭且粰C(jī)多用戶(hù)的管理系統(tǒng)，它的要求就更高了。相對(duì)而言，微控制器（MCU）俗稱(chēng)單片機(jī)，是一個(gè)單片集成系統(tǒng)，它將這些或那些計(jì)算機(jī)所需的外設(shè)，諸如程序和數(shù)據(jù)存儲(chǔ)器、端口以及有關(guān)的子系統(tǒng)集成到一片芯片上。從硬件上，單片機(jī)系統(tǒng)與采用分時(shí)操作系統(tǒng)的計(jì)算機(jī)系統(tǒng)是無(wú)法比擬的。但是，在單片機(jī)系統(tǒng)的設(shè)計(jì)中，設(shè)計(jì)人員對(duì)其最終具體應(yīng)用是一清二楚的，它的使用環(huán)境相對(duì)是單一固定的。所控制的過(guò)程的可預(yù)見(jiàn)性為分時(shí)系統(tǒng)思想的實(shí)現(xiàn)提供了可能性。具體一點(diǎn)就是：雖然單片機(jī)的CPU速度較低，但其任務(wù)是可預(yù)見(jiàn)的，這樣作業(yè)調(diào)度將變得簡(jiǎn)單而無(wú)須占用很多的CPU時(shí)間，同時(shí)“時(shí)間片”的設(shè)計(jì)是具體而有針對(duì)性的，因此可變得很有效。一、單片機(jī)分時(shí)系統(tǒng)的設(shè)計(jì)單片機(jī)系統(tǒng)往往是一個(gè)嵌入式的控制系統(tǒng)，因此目前絕大部分的單片機(jī)系統(tǒng)還是一實(shí)時(shí)系統(tǒng)。能夠真正體現(xiàn)分時(shí)系統(tǒng)的設(shè)計(jì)思想的往往是那些多路重復(fù)檢測(cè)控制系統(tǒng)。即便是在這些多路重復(fù)檢測(cè)控制系統(tǒng)中，它的實(shí)時(shí)性也是非常重要的。也就是說(shuō)，在單片機(jī)系統(tǒng)中應(yīng)用了分時(shí)系統(tǒng)設(shè)計(jì)思想，但其及時(shí)性應(yīng)首先進(jìn)行考慮。
標(biāo)簽： 分時(shí)操作系統(tǒng) 中的實(shí)現(xiàn) 單片機(jī)編程
上傳時(shí)間： 2013-12-23
上傳用戶(hù)：佳期如夢(mèng)
針對(duì)調(diào)制樣式在不同環(huán)境下的變化，采用了FPGA部分動(dòng)態(tài)可重構(gòu)的新方法，通過(guò)對(duì)不同調(diào)制樣式信號(hào)的解調(diào)模塊的動(dòng)態(tài)加載，來(lái)實(shí)現(xiàn)了不同環(huán)境下針對(duì)不同調(diào)制樣式的解調(diào)。這種方式比傳統(tǒng)的設(shè)計(jì)方式具有更高的靈活性、可擴(kuò)展性，并減低了成本和功耗。該設(shè)計(jì)方案同時(shí)也介紹了FPGA部分動(dòng)態(tài)可重構(gòu)的概念和特點(diǎn)，可以對(duì)其它通信信號(hào)處理系統(tǒng)設(shè)計(jì)提供一定的參考。
標(biāo)簽： FPGA 部分動(dòng)態(tài)可重構(gòu) 信號(hào)解調(diào)系統(tǒng)
上傳時(shí)間： 2013-11-11
上傳用戶(hù)：GeekyGeek
本白皮書(shū)分析了業(yè)界對(duì)更高速率接口（尤其是100 GbE）的迫切需求、向平臺(tái)添加 100 GbE 時(shí)系統(tǒng)架構(gòu)師所面臨的重大風(fēng)險(xiǎn)和問(wèn)題，并評(píng)介幾種實(shí)現(xiàn)方案，這些方案顯示出 FPGA 在解決這些難題方面具有何等獨(dú)特的地位。
上傳時(shí)間： 2013-10-25
上傳用戶(hù)：851197153
目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿(mǎn)足同步時(shí)序設(shè)計(jì)的要求，一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘，以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。 FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專(zhuān)用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)計(jì)的需要，Xilinx的FPGA中集成的專(zhuān)用時(shí)鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加，最新的 Virtex II器件最多可以提供16個(gè)全局時(shí)鐘輸入端口和8個(gè)數(shù)字時(shí)鐘管理模塊(DCM)。與全局時(shí)鐘資源相關(guān)的原語(yǔ)常用的與全局時(shí)鐘資源相關(guān)的Xilinx器件原語(yǔ)包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
標(biāo)簽： Xilinx FPGA 全局時(shí)鐘資源
上傳時(shí)間： 2014-01-01
上傳用戶(hù)：maqianfeng
提出了一種應(yīng)對(duì)CDMA系統(tǒng)中有界干擾的魯棒自適應(yīng)功率控制算法.仿真結(jié)果表明,與傳統(tǒng)的功率控制算法相比,該算法性能優(yōu)越,可以使用戶(hù)獲得更高的信噪比和較低的發(fā)射功率,且系統(tǒng)容量得到了提高.
上傳時(shí)間： 2013-11-02
上傳用戶(hù)：yimoney
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
