現(xiàn)階段，中國(guó)的自動(dòng)售貨行業(yè)蓬勃發(fā)展。作為自動(dòng)服務(wù)的核心部件，基于單片機(jī)的紙幣識(shí)別系統(tǒng)已經(jīng)越來越不能滿足市場(chǎng)需求。 本文對(duì)基于uClinux操作系統(tǒng)和S3C4510B的紙幣識(shí)別系統(tǒng)的各個(gè)方面進(jìn)行了研究。研究表明，紙幣識(shí)別系統(tǒng)要求能滿足硬實(shí)時(shí)性，但uClinux操作系統(tǒng)的實(shí)時(shí)性不強(qiáng)。由于uClinux功能強(qiáng)大，免費(fèi)且資源豐富，如能成功改進(jìn)本紙幣識(shí)別系統(tǒng)的實(shí)時(shí)性，紙幣識(shí)別系統(tǒng)將在成本，性能和功能性等方面有更大的優(yōu)勢(shì)，所以對(duì)實(shí)時(shí)性進(jìn)行改進(jìn)將非常有意義。 在本紙幣識(shí)別系統(tǒng)中，紙幣特征采集子系統(tǒng)對(duì)實(shí)時(shí)性要求很高，需要滿足硬實(shí)時(shí)的要求，所以是否能滿足該子系統(tǒng)的實(shí)時(shí)性的要求，將是本紙幣識(shí)別系統(tǒng)能否很好工作的關(guān)鍵所在。通過對(duì)當(dāng)前多種uClinux實(shí)時(shí)性改進(jìn)方案進(jìn)行了解和研究，參考了RTAI和RTLinux的工作原理，提出了基于uClinux操作系統(tǒng)和S3C4510B的紙幣識(shí)別系統(tǒng)的實(shí)時(shí)性改進(jìn)方案。紙幣特征采集子系統(tǒng)主要依靠碼盤光耦產(chǎn)生的反饋信號(hào)生成硬件中斷，然后通過處理該中斷，實(shí)現(xiàn)對(duì)紙幣特征的采集。在本文提出的方案中，為了提高系統(tǒng)對(duì)硬件中斷的反應(yīng)速度，避開uClinux對(duì)中斷的慢處理，在操作系統(tǒng)與硬件之間建立了一個(gè)特殊的硬件抽象層來管理中斷，并將紙幣特征采集功能與操作系統(tǒng)剝離，放入一個(gè)單獨(dú)的處理單元。通過這樣的處理，使得中斷產(chǎn)生時(shí)，硬件抽象層暫停uClinux操作系統(tǒng)的運(yùn)行，直接將中斷交由紙幣特征采集處理單元處理，實(shí)時(shí)的完成紙幣特征數(shù)據(jù)的采集。
標(biāo)簽： uClinux ARM 識(shí)別系統(tǒng) 實(shí)時(shí)性
上傳時(shí)間： 2013-05-24
上傳用戶：shenlan
JPEG是聯(lián)合圖像專家組(Joint Picture Expert Group)的英文縮寫，是國(guó)際標(biāo)準(zhǔn)化組織(ISO)和CCITT聯(lián)合制定的靜態(tài)圖像壓縮編碼標(biāo)準(zhǔn)。JPEG的基于DCT變換有損壓縮具有高壓縮比特點(diǎn)，被廣泛應(yīng)用在數(shù)據(jù)量極大的多媒體以及帶寬資源寶貴的網(wǎng)絡(luò)程序中。 動(dòng)態(tài)圖像的JPEG編解碼處理要求圖像恢復(fù)質(zhì)量高、實(shí)時(shí)性強(qiáng)，本課題就是針對(duì)這兩個(gè)方面的要求展開的研究。該系統(tǒng)由圖像編碼服務(wù)器端和圖像解碼客戶端組成。其中，服務(wù)器端實(shí)時(shí)采集攝像頭傳送的動(dòng)態(tài)圖像，進(jìn)行JPEG編碼，通過網(wǎng)絡(luò)傳送碼流到客戶端；客戶端接收碼流，經(jīng)過JPEG解碼，恢復(fù)出原始圖像送VGA顯示。設(shè)計(jì)結(jié)果完全達(dá)到了實(shí)時(shí)性的要求。 本文從系統(tǒng)實(shí)現(xiàn)的角度出發(fā)，首先分析了系統(tǒng)開發(fā)平臺(tái)，介紹FPGA的結(jié)構(gòu)特點(diǎn)以及它的設(shè)計(jì)流程和指導(dǎo)原則；然后從JPEG圖像壓縮技術(shù)發(fā)展的歷程出發(fā)，分析JPEG標(biāo)準(zhǔn)實(shí)現(xiàn)高壓縮比高質(zhì)量圖像處理的原理；針對(duì)FPGA在算法實(shí)現(xiàn)上的特點(diǎn)，以及JPEG算法處理的原理，按照編碼和解碼順序，研究設(shè)計(jì)了基于改進(jìn)的DA算法的FDCT和IDCT變換，以及按發(fā)生頻率進(jìn)行優(yōu)化的霍夫曼查找表結(jié)構(gòu)，并且從系統(tǒng)整體上對(duì)JPEG編解碼進(jìn)行簡(jiǎn)化，以提高系統(tǒng)的處理性能。最后，通過分析Nios嵌入式微處理器可定制特性，根據(jù)SOPC Builder中Avalon總線的要求，把圖像采集，JPEG圖像壓縮和網(wǎng)絡(luò)傳輸轉(zhuǎn)變成用戶自定義模塊，在SOPC Builder下把用戶自定義模塊添加到系統(tǒng)中，由Nios嵌入式軟核的控制下運(yùn)行，在FPGA芯片上實(shí)現(xiàn)整個(gè)JPEG實(shí)時(shí)圖像編解碼系統(tǒng)(soc)。 在FPGA上實(shí)現(xiàn)硬件模塊化的JPEG算法，具有造價(jià)低功耗低，性能穩(wěn)定，圖像恢復(fù)后質(zhì)量高等優(yōu)點(diǎn)，適用于精度要求高且需要對(duì)圖像進(jìn)行逐幀處理的遠(yuǎn)程微小目標(biāo)識(shí)別和跟蹤系統(tǒng)中以及廣電系統(tǒng)中前期的非線性編輯工作以及數(shù)字電影的動(dòng)畫特技制作，對(duì)降低成本和提高圖像處理速度兩方面都有非常重大的現(xiàn)實(shí)意義。通過在FPGA上實(shí)現(xiàn)JPEG編解碼，進(jìn)一步探索FPGA在數(shù)字圖像處理上的優(yōu)勢(shì)所在，深入了解進(jìn)行此類硬件模塊設(shè)計(jì)的技術(shù)特點(diǎn)，是本課題的重要學(xué)術(shù)意義所在。
標(biāo)簽： FPGA JPEG 實(shí)時(shí)圖像 編解碼
上傳時(shí)間： 2013-04-24
上傳用戶：shangdafreya
H.264視頻編解碼標(biāo)準(zhǔn)以其高壓縮比、高圖像質(zhì)量、良好的網(wǎng)絡(luò)適應(yīng)性等優(yōu)點(diǎn)在數(shù)字電視廣播、網(wǎng)絡(luò)視頻流媒體傳輸、視頻實(shí)時(shí)通信等許多方面得到了廣泛應(yīng)用。提高H.264幀內(nèi)預(yù)測(cè)的速度，對(duì)于實(shí)時(shí)性要求較高的場(chǎng)合具有重大的意義。為此，論文在總結(jié)國(guó)內(nèi)外相關(guān)研究的基礎(chǔ)上，針對(duì)H.264幀內(nèi)預(yù)測(cè)的軟件實(shí)現(xiàn)具有運(yùn)算量大、實(shí)時(shí)性差等缺點(diǎn)，提出了一種基于FPGA的高并行、多流水線結(jié)構(gòu)的幀內(nèi)預(yù)測(cè)算法的硬件實(shí)現(xiàn)。 論文在詳細(xì)闡述H.264幀內(nèi)預(yù)測(cè)編碼技術(shù)的基礎(chǔ)上，分析了17種預(yù)測(cè)模式算法，通過Matlab仿真建模，直觀地給出了預(yù)測(cè)模式的預(yù)測(cè)效果，并在JM12.2官方驗(yàn)證平臺(tái)上測(cè)試比較各種預(yù)測(cè)模式對(duì)編碼性能的影響，以此為根據(jù)對(duì)幀內(nèi)預(yù)測(cè)模式進(jìn)行裁剪。接著論文提出了基于FPGA的幀內(nèi)預(yù)測(cè)系統(tǒng)的設(shè)計(jì)方案，將前段采集劍的RGB圖像通過色度轉(zhuǎn)換模塊轉(zhuǎn)換成YCbCr圖像，存入片外SDRAM中，控制模塊負(fù)責(zé)讀寫數(shù)掘送入幀內(nèi)預(yù)測(cè)模塊進(jìn)行處理。幀內(nèi)預(yù)測(cè)模塊中，采用一種并行結(jié)構(gòu)的可配置處理單元，即先求和再移位最后限幅的電路結(jié)構(gòu)，來計(jì)算各預(yù)測(cè)模式下的預(yù)測(cè)值，極大地減小了預(yù)測(cè)電路的復(fù)雜度。針對(duì)預(yù)測(cè)模式選擇算法，論文采用多模式并行運(yùn)算的方法，即多個(gè)結(jié)構(gòu)相同的殘差計(jì)算模塊，同時(shí)計(jì)算各種預(yù)測(cè)模式對(duì)應(yīng)的SATD值，充分發(fā)揮FPGA高速并行處理的能力。其中Hadamard變換使用行列分離的變換方法，采用蝶形快速變換、流水線設(shè)計(jì)提高硬件的工作效率。最后，論文設(shè)計(jì)了LCD顯示模塊直觀地顯示所得到的最佳預(yù)測(cè)模式。 整個(gè)幀內(nèi)預(yù)測(cè)系統(tǒng)被劃分成多個(gè)功能模塊，采用層次化、模塊化的設(shè)計(jì)思想，并采用流水線結(jié)構(gòu)和乒乓操作來提高系統(tǒng)的并行性、運(yùn)行速度和總線利用率。所有模塊用Verilog語(yǔ)言設(shè)計(jì)，由Modelsim仿真和集成開發(fā)環(huán)境ISE9.1綜合。仿真與綜合結(jié)果表明，系統(tǒng)時(shí)鐘頻率最高達(dá)到106.7MHz。該設(shè)計(jì)在完成功能的基礎(chǔ)上，能夠較好地滿足實(shí)時(shí)性要求。論文對(duì)于研究基于FPGA的H.264視頻壓縮編碼系統(tǒng)進(jìn)行了有益的探索，具有一定的實(shí)用價(jià)值。
標(biāo)簽： H264 視頻編碼器 幀內(nèi)預(yù)測(cè) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-21
上傳用戶：ABCD_ABCD
生物醫(yī)學(xué)信號(hào)是源于一個(gè)生物系統(tǒng)的一類信號(hào)，像心音、腦電、生物序列和基因以及神經(jīng)活動(dòng)等，這些信號(hào)通常含有與生物系統(tǒng)生理和結(jié)構(gòu)狀態(tài)相關(guān)的信息，它們對(duì)這些系統(tǒng)狀態(tài)的研究和診斷具有很大的價(jià)值。信號(hào)拾取、采集和處理的正確與否直接影響到生物醫(yī)學(xué)研究的準(zhǔn)確性，如何有效地從強(qiáng)噪聲背景中提取有用的生物醫(yī)學(xué)信號(hào)是信號(hào)處理技術(shù)的重要問題。 設(shè)計(jì)自適應(yīng)濾波器對(duì)帶有工頻干擾的生物醫(yī)學(xué)信號(hào)進(jìn)行濾波，從而消除工頻干擾，獲得最佳的濾波效果是本研究要解決的問題。生物醫(yī)學(xué)信號(hào)具有信號(hào)弱、噪聲強(qiáng)、頻率范圍較低、隨機(jī)性強(qiáng)等特點(diǎn)。由于心電(electrocardiogram，ECG)信號(hào)的確定性、穩(wěn)定性、規(guī)則性都比其他生物信號(hào)高，便于準(zhǔn)確評(píng)估和檢測(cè)濾波效果，本研究采用ECG信號(hào)作為原始的模板信號(hào)。 本研究將新的電子芯片技術(shù)與現(xiàn)代信號(hào)處理技術(shù)相結(jié)合，從過去單一的軟件算法研究，轉(zhuǎn)向軟件與硬件結(jié)合，從而提高自適應(yīng)速度和精度，而且可以使系統(tǒng)的開發(fā)周期縮短、成本降低、容易升級(jí)和變更。 采用現(xiàn)場(chǎng)可編程邏輯器件(Field Programmable Gate Array，F(xiàn)PGA)作為新的ECG快速提取算法的硬件載體，加快信號(hào)處理的速度。為了將ECG快速提取算法轉(zhuǎn)換為常用的適合于FPGA芯片的定點(diǎn)數(shù)算法，研究中詳細(xì)分析了定點(diǎn)數(shù)的量化效應(yīng)對(duì)自適應(yīng)噪聲消除器的影響，以及對(duì)浮點(diǎn)數(shù)算法和定點(diǎn)數(shù)算法的復(fù)合自適應(yīng)濾波器的各種參數(shù)的選擇，如步長(zhǎng)因子和字長(zhǎng)選擇。研究中以定點(diǎn)數(shù)算法中的步長(zhǎng)因子和字長(zhǎng)選擇，作為FPGA設(shè)計(jì)的基礎(chǔ)，利用串并結(jié)合的硬件結(jié)構(gòu)實(shí)現(xiàn)自適應(yīng)濾波器，并得到了預(yù)期的效果，準(zhǔn)確提取改善后的ECG信號(hào)。 研究中，在MATLAB(Matrix Laboratry)軟件的環(huán)境下模擬，選取帶有50Hz工頻干擾的不同信噪比的ECG原始信號(hào)，在浮點(diǎn)數(shù)情況下，原始信號(hào)通過采用最小均方LMS(LeastMean Squares)算法的浮點(diǎn)數(shù)自適應(yīng)濾波器后，根據(jù)信噪比的改善和收斂速度，確定不同的最佳μ值，并在定點(diǎn)數(shù)情況下，在最佳μ值的情況下，原始信號(hào)通過采用LMs算法的定點(diǎn)數(shù)自適應(yīng)濾波器后，根據(jù)信噪比的改善效果和采用硬件的經(jīng)濟(jì)性，確定最佳的定點(diǎn)數(shù)。并了解LMS算法中步長(zhǎng)因子、定點(diǎn)數(shù)字長(zhǎng)值對(duì)信號(hào)信噪比、收斂速度和硬件經(jīng)濟(jì)性的影響。從而得出針對(duì)含有工頻干擾的不同信噪比的原始ECG，應(yīng)該采用什么樣的μ值和什么樣的定點(diǎn)數(shù)才能對(duì)原始ECG的改善和以后的硬件實(shí)現(xiàn)取得最佳的效果，并根據(jù)所得到的數(shù)據(jù)和結(jié)果，在FPGA上實(shí)現(xiàn)自適應(yīng)濾波器，使自適應(yīng)濾波器能對(duì)帶有工頻干擾的ECG原始信號(hào)有最佳的濾波效果。
標(biāo)簽： FPGA 工頻干擾 濾波技術(shù)
上傳用戶：gzming
根據(jù)汽車發(fā)動(dòng)機(jī)控制芯片的工作環(huán)境，針對(duì)常見的溫度失效問題，提出了一種應(yīng)用在發(fā)動(dòng)機(jī)控制芯片中的帶隙基準(zhǔn)電壓源電路。該電路采用0.18 μm CMOS工藝，采用電流型帶隙基準(zhǔn)電壓源結(jié)構(gòu)，具有適應(yīng)低電源電壓、電源抑制比高的特點(diǎn)。同時(shí)還提出一種使用不同溫度系數(shù)的電阻進(jìn)行高階補(bǔ)償?shù)姆椒ǎ瑢?shí)現(xiàn)了較寬溫度范圍內(nèi)的低溫度系數(shù)。仿真結(jié)果表明，該帶隙基準(zhǔn)電路在-50℃~+125℃的溫度范圍內(nèi)，實(shí)現(xiàn)平均輸出電壓誤差僅5.2 ppm/℃，可用于要求極端嚴(yán)格的發(fā)動(dòng)機(jī)溫度環(huán)境。該電路電源共模抑制比最大為99 dB，可以有效緩解由發(fā)動(dòng)機(jī)在不同工況下產(chǎn)生的電源紋波對(duì)輸出參考電壓的影響。
標(biāo)簽： 發(fā)動(dòng)機(jī) 溫差 基準(zhǔn)電壓源 環(huán)境
上傳時(shí)間： 2014-01-09
上傳用戶：ecooo
QSP-12是一款性/價(jià)比極高的直接使用USB通訊協(xié)議而開發(fā)的三星單片機(jī)專用編程器。不同于傳統(tǒng)采用USB轉(zhuǎn)RS232的編程器，直接使用USB通訊協(xié)議的QSP-12更快更可靠！配合精心優(yōu)化設(shè)計(jì)的PC客戶端編程（燒錄）軟件，實(shí)現(xiàn)了業(yè)界最高的編程性能。自動(dòng)燒錄S3F9454（包含擦除/編程/校驗(yàn)/寫Smart option/Read protect/LDC protect/Hard Lock）只須0.7秒，代碼越小，燒錄越快；代碼越大，優(yōu)勢(shì)越明顯！ 編程器采用小巧而堅(jiān)實(shí)的烤漆鐵質(zhì)外殼設(shè)計(jì)，具有極高的耐用性和抗電磁干擾能力，配備防止反插的RJ-11專業(yè)在線編程接口，確保您在使用過程中沒機(jī)會(huì)出錯(cuò)。QSP-12快速可靠的編程（燒錄）能力，無論是您在產(chǎn)品開發(fā)、量產(chǎn)，還是在產(chǎn)品的現(xiàn)場(chǎng)升級(jí)階段，它都能給您帶來前所未有高效、可靠的編程體驗(yàn)！在現(xiàn)今人力成本日益高漲的時(shí)代，為您贏得更多優(yōu)勢(shì)！ QSP-12特點(diǎn)： 直接使用USB通訊，更快、更可靠 無需用戶設(shè)定編程電壓，更安全、易用 業(yè)界最高的編程性能，節(jié)省人力成本 支持脫機(jī)燒錄 支持在線編程（ISP） 外形小巧，方便產(chǎn)品現(xiàn)場(chǎng)升級(jí) 堅(jiān)實(shí)的烤漆鐵質(zhì)外殼，更美觀耐用、抗電磁干擾能力強(qiáng) 低功耗（<0.5W），綠色環(huán)保
標(biāo)簽： MCU 三星 編程器
上傳時(shí)間： 2013-11-19
上傳用戶：uuuuuuu
介紹了一種先進(jìn)的參數(shù)可調(diào)的數(shù)控、數(shù)顯智能數(shù)字式PID溫度調(diào)節(jié)器的特點(diǎn)、性能、結(jié)構(gòu)原理。應(yīng)用該調(diào)節(jié)器對(duì)梭式窯進(jìn)行控制，取得了很好的效果。該調(diào)節(jié)器的性能價(jià)格比高，有很大的發(fā)展前景。關(guān)鍵詞：調(diào)節(jié)器；數(shù)字式 PID 調(diào)節(jié)器；設(shè)計(jì)；應(yīng)用 現(xiàn)代控制領(lǐng)域中溫度控制是最重要的課題之一。當(dāng)今時(shí)代，對(duì)溫度調(diào)節(jié)器尤其是高性能的溫度調(diào)節(jié)器，各行各業(yè)的需求與日俱增，然而國(guó)內(nèi)生產(chǎn)的溫控儀大多精度低，參數(shù)固定，對(duì)上位工控機(jī)依賴嚴(yán)重，可擴(kuò)充性差。針對(duì)這種情況，研制開發(fā)了一種數(shù)字式234溫度調(diào)節(jié)器，并在實(shí)際應(yīng)用中得到了良好的結(jié)果。
標(biāo)簽： PID 數(shù)字式 回路 溫度調(diào)節(jié)器
上傳時(shí)間： 2013-11-15
上傳用戶：caoyuanyuan1818
鑒于傳統(tǒng)波形發(fā)生器的不足，采用數(shù)字合成技術(shù)構(gòu)成任意波形發(fā)生器，此波形發(fā)生器可以產(chǎn)生任意波形的周期信號(hào)，能靈活控制信號(hào)的頻率幅值，相位，并在很寬的范圍內(nèi)快速切換頻率，具有高分辨輸出，運(yùn)用DDS技術(shù)構(gòu)建頻率信號(hào)源，可獲得連續(xù)精確調(diào)整的信號(hào)頻率，幅值相位控制方便，存儲(chǔ)容量大；AWG占微機(jī)系統(tǒng)資源少，通用性好，具有較強(qiáng)的移植性和很高的性能價(jià)格比。 研究的內(nèi)容是利用數(shù)字頻率合成技術(shù)構(gòu)成任意波形發(fā)生器，且通過RS232串行接口傳到PC，供PC機(jī)管理。
標(biāo)簽： 波形發(fā)生器
上傳時(shí)間： 2013-12-29
上傳用戶：lo25643
提出了用兩種類隨機(jī)性良好的混沌系統(tǒng)進(jìn)行組合疊加產(chǎn)生混沌密鑰信號(hào)的加密方案。該方案利用了混沌序列初值、系統(tǒng)參數(shù)和疊加 系數(shù)的秘密性算法高效快速、時(shí)空開銷小。通過仿真實(shí)驗(yàn)分析，該系統(tǒng)能有效抵抗系統(tǒng)識(shí)別攻擊，且密文加密效果好非常適合于資源開銷,有限和實(shí)時(shí)性要求較高的安全通信場(chǎng)合。
標(biāo)簽： 疊加 方案 隨機(jī) 混沌系統(tǒng)
上傳時(shí)間： 2016-04-12
上傳用戶：源弋弋
SYN6288中文語(yǔ)音合成芯片數(shù)據(jù)手冊(cè)第4頁(yè)/共39頁(yè)2010年5月12日更新1．概述SYN6288中文語(yǔ)音合成芯片是北京宇音天下科技有限公司于2010年初推出的一款性/價(jià)比更高，效果更自然的一款中高端語(yǔ)音合成芯片。SYN6288通過異步串口（UART）通訊方式，接收待合成的文本數(shù)據(jù)，實(shí)現(xiàn)文本到語(yǔ)音（或TTS語(yǔ)音）的轉(zhuǎn)換。宇音天下于2002年最早研制出國(guó)內(nèi)首款語(yǔ)音合成芯片OSYNO6188。公司最新推出的SYN6288語(yǔ)音合成芯片，繼承了OSYNO6188語(yǔ)音芯片的優(yōu)秀特點(diǎn)：最小SSOP28L貼片封裝、硬件接口簡(jiǎn)單、低功耗、音色清亮圓潤(rùn)、極高的性/價(jià)比；除此之外，SYN6288在識(shí)別文本/數(shù)字/字符串更智能、更準(zhǔn)確，語(yǔ)音合成自然度更好、可懂度更高。SYN6288語(yǔ)音合成效果和智能化程度均得到大幅度提高，是一款真正面向中高端行業(yè)應(yīng)用領(lǐng)域的中文語(yǔ)音合成芯片。SYN6288語(yǔ)音合成芯片的誕生，將推動(dòng)TTS語(yǔ)音合成技術(shù)的行業(yè)應(yīng)用走向更深入、更廣泛！
標(biāo)簽： 語(yǔ)音
上傳時(shí)間： 2015-02-14
上傳用戶：cylsds
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
