欧美精品一区二区三区国产精品,亚洲欧美激情视频,国产日韩欧美综合一区

恒虛警處理

基于FPGA的恒虛警(CFAR)算法

基于FPGA的恒虛警(CFAR)算法

標(biāo)簽： fpga cfar算法

上傳時間： 2022-07-08

上傳用戶：
歐基理德輾轉(zhuǎn)相除法(之二) m與n相差太大時

歐基理德輾轉(zhuǎn)相除法(之二) m與n相差太大時，可用(m％n)來取代(m-n)，這樣的處理效率較高。以下便以此方法求出最大公因數(shù)。

標(biāo)簽： 除法

上傳時間： 2014-01-14

上傳用戶：llandlu
雷達(dá)仿真 matlab代碼 mtd 慢門限快門限虛警處理

該代碼包括線性調(diào)頻信號產(chǎn)生，正交解調(diào)，動目標(biāo)檢測，恒虛警處理

標(biāo)簽： matlab mtd 雷達(dá) 仿真代碼慢門限快門

上傳時間： 2017-03-22

上傳用戶：tian0805
雷達(dá)信號處理系統(tǒng)的設(shè)計與FPGA實(shí)現(xiàn).rar

雷達(dá)信號處理是雷達(dá)系統(tǒng)的重要組成部分。在數(shù)字信號處理技術(shù)飛速發(fā)展的今天，雷達(dá)信號處理中也普遍使用數(shù)字信號處理技術(shù)。而現(xiàn)場可編程門陣列(FPGA)在數(shù)字信號處理中的廣泛應(yīng)用，使得FPGA在雷達(dá)信號處理中也占據(jù)了重要地位。針對雷達(dá)信號處理的設(shè)計與實(shí)現(xiàn)，本文在以下兩個方面展開研究：一方面以線性調(diào)頻信號(LFM)為例，分別對幾種基本的雷達(dá)信號處理，如正交相干檢波、脈沖壓縮、動目標(biāo)顯示(MTI)/動目標(biāo)檢測(MTD)和恒虛警(CFAR)詳細(xì)地闡述了其原理，在此基礎(chǔ)上給出了其經(jīng)常采用的實(shí)現(xiàn)方法，并在MATLAB環(huán)境中對各個環(huán)節(jié)進(jìn)行了參數(shù)化仿真，詳盡地給出了各環(huán)節(jié)的仿真波形圖。針對仿真結(jié)果，直觀形象地說明了不同實(shí)現(xiàn)方法的優(yōu)劣。另一方面結(jié)合MATLAB仿真結(jié)果，給出利用FPGA實(shí)現(xiàn)雷達(dá)信號處理的方案。在Xilinx ISE6.3i軟件集成環(huán)境下，通過對Xilinx提供的IP核的調(diào)用，并與VHDL語言相結(jié)合，完成雷達(dá)信號處理的FPGA實(shí)現(xiàn)。

標(biāo)簽： FPGA 雷達(dá)信號處理系統(tǒng)

上傳時間： 2013-06-08

上傳用戶：qweqweqwe
基于FPGA的雷達(dá)信號處理系統(tǒng)設(shè)計.rar

雷達(dá)信號處理是雷達(dá)系統(tǒng)的重要組成部分。在數(shù)字信號處理技術(shù)飛速發(fā)展的今天，雷達(dá)信號處理中也普遍使用數(shù)字信號處理技術(shù)。而現(xiàn)場可編程門陣列（FPGA）在數(shù)字信號處理中的廣泛應(yīng)用，使得FPGA在雷達(dá)信號處理中也占據(jù)了重要地位。針對脈壓雷達(dá)信號處理的FPGA實(shí)現(xiàn)，本文在以下幾個方面展開研究：首先對幾種主要的脈沖壓縮信號進(jìn)行了詳細(xì)的分析，得出了各種信號的特點(diǎn)及其處理方式；并比較了各種方式的優(yōu)缺點(diǎn)。其次對幾種基本的雷達(dá)信號處理如脈沖壓縮、動目標(biāo)檢測（MTD）、恒虛警（CFAR）等詳細(xì)地闡述了其原理；列舉了各種信號處理經(jīng)常采用的實(shí)現(xiàn)方法，對各種方法進(jìn)行了比較研究；并針對線性調(diào)頻信號在MATLAB環(huán)境中對雷達(dá)回波信號處理進(jìn)行仿真。接下來，在Xilinx ISE6.3i軟件集成環(huán)境下，通過對Xilinx提供的免費(fèi)IP核的調(diào)用，并與VHDL語言相結(jié)合，進(jìn)行雷達(dá)信號處理的FPGA實(shí)現(xiàn)。

標(biāo)簽： FPGA 雷達(dá)信號處理系統(tǒng)設(shè)計

上傳時間： 2013-06-24

上傳用戶：lingzhichao
基于ARM的雷達(dá)信號處理系統(tǒng)的研究

隨著信息技術(shù)的飛速發(fā)展，人們對數(shù)據(jù)采集、信號處理的要求越來越高：不僅要求高速、高精度和高實(shí)時，還要求數(shù)據(jù)采集，處理設(shè)備便攜化、網(wǎng)絡(luò)化和智能化，并具有友好的人機(jī)界面。傳統(tǒng)的8/16位單片機(jī)因資源極度受限，難以滿足上述要求；而傳統(tǒng)的信號處理過程都是依賴于PC完成，則存在著安裝麻煩、價格昂貴且電磁兼容性差等缺點(diǎn)。嵌入式系統(tǒng)是一個快速發(fā)展的領(lǐng)域，嵌入式系統(tǒng)的研究內(nèi)容涉及到計算機(jī)學(xué)科的各個方面。將嵌入式系統(tǒng)引入雷達(dá)信號處理系統(tǒng)，能極大的提高系統(tǒng)的實(shí)時性和靈活性。本文的研究正是基于ARM的雷達(dá)信號處理系統(tǒng)。本文在對線性調(diào)頻連續(xù)波雷達(dá)測速測距研究的基礎(chǔ)上，討論了一種軟硬件配置靈活、結(jié)構(gòu)精簡的雷達(dá)信號處理系統(tǒng)，其硬件平臺以ARM處理器，可編程邏輯器件FPGA，和DSP為核心，擴(kuò)展了UART、LCD、網(wǎng)口、IDE、觸摸屏、PS/2和USB等外圍接口，可實(shí)現(xiàn)對線性調(diào)頻連續(xù)波雷達(dá)回波信號進(jìn)行數(shù)據(jù)采集、脈沖壓縮、恒虛警檢測、航跡相關(guān)，航跡顯示等處理，相關(guān)數(shù)據(jù)的存儲。在軟件設(shè)計方面，完成Bootloader，Linux2.4操作系統(tǒng)在系統(tǒng)上的移植，在此基礎(chǔ)上對實(shí)現(xiàn)了對網(wǎng)口、IDE、LCD等模塊的驅(qū)動程序編寫，并在MiniGUI上進(jìn)行基于顯示終端需求的圖形用戶界面開發(fā)。

標(biāo)簽： ARM 雷達(dá)信號處理系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：Shoen
基于FPGA實(shí)現(xiàn)雷達(dá)信號處理和圖像顯示

在船舶交管系統(tǒng)中，雷達(dá)信息處理是最重要的組成部分。視頻回波處理中的雜波處理要求實(shí)時性很高，大約要在一個距離單元的時間(0.05-0.1us)內(nèi)完成。雜波處理如恒虛警處理本身比較復(fù)雜，這類處理過程又要求快速，圖像顯示系統(tǒng)要求及時的把接收到的雷達(dá)方位數(shù)據(jù)從極坐標(biāo)轉(zhuǎn)換成直角坐標(biāo)。在軟件上實(shí)現(xiàn)這些算法雖然精度可以達(dá)到，但是實(shí)時性問題不能滿足。因此這類問題多采用高速專用數(shù)字設(shè)備來實(shí)現(xiàn)。FPGA在數(shù)字信號處理領(lǐng)域有非常廣闊的應(yīng)用前景，以其優(yōu)良的性能在數(shù)字信號處理中發(fā)揮了重大的作用。CORDIC算法可以在硬件上以很高的精度實(shí)現(xiàn)一些函數(shù)和運(yùn)算。針對以上幾點(diǎn)，本文提出了利用CORDIC算法，基于FPGA來實(shí)現(xiàn)雷達(dá)信號處理和圖像顯示的算法研究，用硬件來實(shí)現(xiàn)正弦、余弦、正切、乘法、除法、指數(shù)和對數(shù)等基本函數(shù)和運(yùn)算，把他們設(shè)計成為可重用的IP core，這樣可以滿足實(shí)時性和精度的問題。從而在將來的算法研究中方便的調(diào)用，這樣在算法研究中可以節(jié)約大量的時間，在一定程度上降低研究的難度。圍繞雷達(dá)信號處理和圖像顯示，本次課題設(shè)計主要做了如下工作： 1．對CORDIC算法進(jìn)行分析和研究，以及它在雷達(dá)信號處理和圖像顯示中的影響。 2．成功用硬件描述語言在Xilinx公司軟件ISE的環(huán)境下編寫代碼，在Synplify和Modelsim上做了綜合和仿真。 3．對實(shí)驗(yàn)結(jié)果進(jìn)行精度和速度分析。 4．對雷達(dá)信號處理和圖像顯示的相關(guān)算法進(jìn)行分析和研究。 5．從實(shí)例分析IP core的特點(diǎn)，對算法研究的影響和IP core在雷達(dá)信號處理和圖像顯示中的應(yīng)用。最終在實(shí)踐環(huán)節(jié)，成功利用CORDIC算法，在FPGA上實(shí)現(xiàn)可重用的IP core，這些IP core能夠以很高的精度實(shí)現(xiàn)一些基本函數(shù)和運(yùn)算，在雷達(dá)信號處理與圖像顯示中起到很大的作用。

標(biāo)簽： FPGA 雷達(dá)信號處理圖像顯示

上傳時間： 2013-07-16

上傳用戶：steele
雷達(dá)信號處理系統(tǒng)的設(shè)計與FPGA實(shí)現(xiàn)

雷達(dá)信號處理是雷達(dá)系統(tǒng)的重要組成部分。在數(shù)字信號處理技術(shù)飛速發(fā)展的今天，雷達(dá)信號處理中也普遍使用數(shù)字信號處理技術(shù)。而現(xiàn)場可編程門陣列(FPGA)在數(shù)字信號處理中的廣泛應(yīng)用，使得FPGA在雷達(dá)信號處理中也占據(jù)了重要地位。針對雷達(dá)信號處理的設(shè)計與實(shí)現(xiàn)，本文在以下兩個方面展開研究：一方面以線性調(diào)頻信號(LFM)為例，分別對幾種基本的雷達(dá)信號處理，如正交相干檢波、脈沖壓縮、動目標(biāo)顯示(MTI)/動目標(biāo)檢測(MTD)和恒虛警(CFAR)詳細(xì)地闡述了其原理，在此基礎(chǔ)上給出了其經(jīng)常采用的實(shí)現(xiàn)方法，并在MATLAB環(huán)境中對各個環(huán)節(jié)進(jìn)行了參數(shù)化仿真，詳盡地給出了各環(huán)節(jié)的仿真波形圖。針對仿真結(jié)果，直觀形象地說明了不同實(shí)現(xiàn)方法的優(yōu)劣。另一方面結(jié)合MATLAB仿真結(jié)果，給出利用FPGA實(shí)現(xiàn)雷達(dá)信號處理的方案。在Xilinx ISE6.3i軟件集成環(huán)境下，通過對Xilinx提供的IP核的調(diào)用，并與VHDL語言相結(jié)合，完成雷達(dá)信號處理的FPGA實(shí)現(xiàn)。

標(biāo)簽： FPGA 雷達(dá)信號處理系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：ylwleon
PCI的LAYOUT注意事項及特性阻抗

主版上有很多PCI的介面可以利用，他的LAYOUT有一些注意事項及必須處理走線的特性阻抗才可以讓系統(tǒng)穩(wěn)定。

標(biāo)簽： LAYOUT PCI 特性阻抗

上傳時間： 2013-06-14

上傳用戶：夢雨軒膂
基于FPGA模型化設(shè)計的雷達(dá)信號

隨著現(xiàn)場可編程門陣列(FPGA)在工業(yè)中的廣泛應(yīng)用，使得基于FPGA數(shù)字信號處理的實(shí)現(xiàn)在雷達(dá)信號處理中有著重要地位。模型化設(shè)計是一種自頂向下的面向FPGA的快速原型驗(yàn)證法，它不僅降低了FPGA設(shè)計門檻，而且縮短了開發(fā)周期，提高了設(shè)計效率。這使得FPGA模型化設(shè)計成為了FPGA系統(tǒng)設(shè)計的發(fā)展趨勢。本文針對常見雷達(dá)信號處理模塊的FPGA模型化實(shí)現(xiàn)，在以下幾個方面展開研究：首先對基于FPGA的模型化設(shè)計方法進(jìn)行了研究，給出了模型化設(shè)計方法的發(fā)展現(xiàn)狀和趨勢，并對本文中使用的模型化設(shè)計方法的軟件工具System Generator和AccelDSP進(jìn)行了介紹。其次使用這兩種軟件工具對FIR濾波器進(jìn)行了模型化設(shè)計并同RTL(寄存器傳輸級)設(shè)計方法進(jìn)行對比，全面分析了模型化設(shè)計方法和RTL設(shè)計方法的優(yōu)缺點(diǎn)。然后在簡明闡述雷達(dá)信號處理原理的基礎(chǔ)上，使用System Generator對數(shù)字下變頻(DDC)、脈沖壓縮、動目標(biāo)顯示(MTI)及恒虛警(CFAR)處理等雷達(dá)信號處理模塊進(jìn)行了自頂向下的模型化設(shè)計。在Simulink中進(jìn)行了功能仿真驗(yàn)證，生成了HDL代碼，并在Xilinx FPGA中進(jìn)行了RTL的時序仿真分析。關(guān)鍵詞：雷達(dá)信號處理 FPGA 模型化設(shè)計 System Generator AccelDSP

標(biāo)簽： FPGA 模型雷達(dá)信號

上傳時間： 2013-07-25

上傳用戶：zhangsan123