用allegro畫的ddr存儲器電路。六層板設(shè)計，很好的參考資料
標簽： allegro ddr 存儲器 六層板
上傳時間： 2013-09-06
上傳用戶：ddddddos
用fpga實現(xiàn)fft
標簽： fpga fft
上傳用戶：菁菁聆聽
用VHDL語言在CPLD上實現(xiàn)串行通信
標簽： VHDL CPLD 語言 串行通信
上傳用戶：q3290766
用maxplus2實現(xiàn)的一種通用邏輯模塊，背景是一個基于dsp的嵌入式開發(fā)板，上面的邏輯模塊全用cpld實現(xiàn)。此模塊可以供以后的嵌入式開發(fā)作參考。
標簽： maxplus2 邏輯 模塊
上傳用戶：懶龍1988
用vhdl編寫的基于fpga的數(shù)字頻率計程序算法
標簽： vhdl fpga 編寫 數(shù)字頻率計
上傳時間： 2013-09-07
上傳用戶：chfanjiang
用cpld實現(xiàn)曼徹斯特編碼\r\n用verilog HDL進行曼徹斯特編碼，用于通信中
標簽： cpld 曼徹斯特編碼
上傳用戶：786334970
\r\n經(jīng)典的Protel99se入門教程，孫輝著北京郵電大學出版社出版
標簽： Protel 99 se
上傳時間： 2013-09-11
上傳用戶：Yukiseop
新手指導\r\n--用PROTEL DXP電路板設(shè)計的一般原則\r\n電路板設(shè)計的一般原則包括：電路板的選用、電路板尺寸、元件布局、布線、焊盤、填充、跨接線等。\r\n
標簽： PROTEL DXP 電路板設(shè)計
上傳用戶：jyycc
本人畢業(yè)設(shè)計原理圖,用protel99 se打開.
標簽： protel 99 畢業(yè)設(shè)計 原理圖
上傳時間： 2013-09-13
上傳用戶：guobing703
用PROTER 99SE實現(xiàn)脈沖電路仿真
標簽： PROTER 99 SE 脈沖電路
上傳時間： 2013-09-14
上傳用戶：小小小熊
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
