用Verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗(yàn),可用.沒有經(jīng)過長期驗(yàn)證.做簡單修改即可應(yīng)用!
標(biāo)簽: Verilog FPGA PWM 語言
上傳時間: 2013-08-16
上傳用戶:梧桐
這是一個用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運(yùn)行。
標(biāo)簽: Verilog HDL 語言 編寫
上傳時間: 2013-08-19
上傳用戶:alex wang
用VHDL語言在FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算,大家共享
標(biāo)簽: VHDL FPGA 語言 浮點(diǎn)運(yùn)算
上傳用戶:epson850
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設(shè)計(jì)教學(xué)文件
標(biāo)簽: Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006
上傳時間: 2013-08-20
上傳用戶:lchjng
一個關(guān)于4CAN卡的硬件程序,用VHDL編寫.就是4路CAN總線
標(biāo)簽: VHDL CAN 硬件 程序
上傳用戶:jiiszha
用VHDL語言寫的程序包含如下功能:1.鍵盤掃描2.控制AD轉(zhuǎn)換3.產(chǎn)生PWM信號與51系列CPU接口,接在51地址數(shù)據(jù)總線上,單片機(jī)通過訪問地址總線上的數(shù)據(jù)寄存器來控制CPLD
標(biāo)簽: VHDL 語言 上傳時間: 2013-08-20
上傳用戶:liuqy
用CPLD實(shí)現(xiàn)DSP與PLX9054之間的連接,可以參考
標(biāo)簽: CPLD 9054 DSP PLX
上傳用戶:18862121743
用proteus仿真89S52程序。有原理圖
標(biāo)簽: proteus 89S52 仿真 程序
上傳用戶:wcl168881111111
這是我寫的51單片機(jī)控制LCD的程序 用c寫的 在proteus 6.9中仿真成功 并且實(shí)際硬件調(diào)試也成功的
標(biāo)簽: proteus LCD 6.9 51單片機(jī)
上傳時間: 2013-08-21
上傳用戶:wwwe
用FPGA實(shí)現(xiàn)RS232通信,此代碼是用VHDL語言編寫,非常有用的好東東啊
標(biāo)簽: FPGA VHDL 232 RS
上傳用戶:爺?shù)臍赓|(zhì)
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1