隨著糾錯編碼理論研究的不斷深入，糾錯碼的實際應用越來越廣泛。卷積碼作為其中重要的一種，已被大多數(shù)通信系統(tǒng)所采用。(2,1,7)卷積碼是一種短約束長度最佳碼，編、譯碼器易于實現(xiàn)，且具有較強的糾錯能力。 本文研究了IEEE 802.11協(xié)議中(2,1,7)卷積碼編碼、交織解交織及其軟判決高速Viterbi譯碼的實現(xiàn)問題。 首先介紹了IEEE 802.11無線局域網(wǎng)標準及規(guī)范，然后介紹了信道編解碼中卷積碼編碼及Viterbi譯碼算法和FPGA 設計方法，接著通過對(2,1,7)卷積碼特點的具體分析，吸取目前Viterbi譯碼算法和交織解交織算法的優(yōu)點，采取一系列的改進措施，基于FPGA實現(xiàn)了IEEE 802.11信道編解碼及交織和解交織系統(tǒng)。這些改進措施包括采用并行FIFO、改進的ACS 單元、流水式塊處理結(jié)構、改進的SMDO方法、雙重交織策略，使得在同樣時鐘速率下，系統(tǒng)的性能大幅度提高。最后將程序下載到Altera公司的Cyclone 系列的FPGA(型號EP1C6Q240C8)器件上進測試，并對測試結(jié)果作了簡單分析。
標簽：
802.11
IEEE
FPGA
信道
上傳時間：
2013-05-25
上傳用戶：00.00
