隨著國際互聯(lián)網絡的迅猛發(fā)展，網絡應用的不斷豐富，Intenret已經從最初以學術交流為目的而演變?yōu)樯虡I(yè)行為，網絡安全性需求日益增加，高速網絡安全保密成為關注的焦點，在安全得到保障的情況下，為了滿足網速無限制的追求，高速網絡硬件加密設備也必將成為需求熱點。另一方面，IPSec協(xié)議被廣泛的應用于防火墻和安全網關中，但對IPSec協(xié)議的處理會大大增加網關的負載，成為千兆網實現(xiàn)的瓶頸。本文便是針對上述現(xiàn)狀，研究基于高性能FPGA實現(xiàn)千兆IPSec協(xié)議的設計技術。 目前，國外IPSec協(xié)議實現(xiàn)已經芯片化，達到幾千兆的速率，但是國內產品多以軟件實現(xiàn)，速度難以提高。本文采用的基于FPGA的IPSec技術方案，采用硬件實現(xiàn)隧道模式下的IPSec協(xié)議，為IP分組及其上層協(xié)議數(shù)據(jù)提供機密性、數(shù)據(jù)完整性驗證以及數(shù)據(jù)源驗證等安全服務。在以VPN為實施方案的基礎上，構建了以KDIPSec為設備原型以IPSec協(xié)議為出發(fā)點的千兆網絡系統(tǒng)環(huán)境模型，從硬件體系結構到各個模塊的劃分以及各個模塊實現(xiàn)的功能這幾個方面描述了KDIPSec實現(xiàn)技術，最后描述了一些關鍵模塊的FPGA設計和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實現(xiàn)，處理速率超過1Gb/s。
標簽：
IPSec
FPGA
協(xié)議
實現(xiàn)技術
上傳時間：
2013-07-03
上傳用戶：wfl_yy
