隨著安全通信數(shù)據(jù)速率的提高,關(guān)鍵數(shù)據(jù)加密算法的軟件實(shí)施成為重要的系統(tǒng)瓶頸.基于FPGA的高度優(yōu)化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達(dá)到所要求的加密處理性能(每秒的SSL或RSA運(yùn)算次數(shù))基準(zhǔn).網(wǎng)絡(luò)的迅速發(fā)展,對(duì)安全性的需要變得越來(lái)越重要.然而,盡管網(wǎng)絡(luò)技術(shù)進(jìn)步很快,安全性問(wèn)題仍然相對(duì)落后.由于FPGA所提供的設(shè)計(jì)優(yōu)勢(shì),特別是新的高速版本,網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)人員可以在這些網(wǎng)絡(luò)設(shè)備中經(jīng)濟(jì)地實(shí)現(xiàn)安全性支持.FPGA是實(shí)現(xiàn)設(shè)計(jì)靈活性和功能升級(jí)的關(guān)鍵,對(duì)于容錯(cuò)、IPSec協(xié)議和系統(tǒng)接口問(wèn)題而言這兩點(diǎn)非常重要.而且,FPGA還為網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)人員提供了適應(yīng)不同安全處理功能以及隨著安全技術(shù)的發(fā)展方便地增加對(duì)新技術(shù)支持的能力.標(biāo)準(zhǔn)加密/解決以及認(rèn)證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網(wǎng)絡(luò)安全系統(tǒng)中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結(jié)構(gòu),著重論述了加密卡上加密模塊的實(shí)現(xiàn),即用FPGA實(shí)現(xiàn)3DES及IDEA、MD5算法的過(guò)程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對(duì)3DES算法及IDEA、MD5算法的實(shí)現(xiàn)進(jìn)行仿真,并繪制了板卡的原理圖,對(duì)PCI接口原理進(jìn)行了闡述.在論文中,首先闡述了數(shù)據(jù)加密原理.介紹了數(shù)據(jù)加密的算法和數(shù)據(jù)加密的技術(shù)發(fā)展趨勢(shì),并重點(diǎn)說(shuō)明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結(jié)構(gòu),遵從的是PCI2.2規(guī)范,理解并掌握PCI總線的規(guī)范是了解整個(gè)系統(tǒng)的重要一環(huán),本文講述了PCI總線的特點(diǎn)和性能,以及總線的信號(hào).由于遵從高速性的要求,我們?cè)谟布x型的時(shí)候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強(qiáng),速度也非常快,但目前價(jià)格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價(jià)格低廉,產(chǎn)品成熟等特點(diǎn),是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會(huì)對(duì)這些器件特性做相應(yīng)說(shuō)明.并由此得出電路原理圖的繪制.文章的重點(diǎn)之一在于3DES算法及IDEA、MD5算法的FPGA實(shí)現(xiàn),以Xilinx公司VIRTEXII結(jié)構(gòu)的VXC2V3000為例,闡述用FPGA高速實(shí)現(xiàn)3DES算法及IDEA、MD5算法的設(shè)計(jì)要點(diǎn)及關(guān)鍵部分的設(shè)計(jì).
標(biāo)簽：
FPGA
加密卡
加密算法
上傳時(shí)間：
2013-04-24
上傳用戶：qazwsc
由于集成電路產(chǎn)業(yè)在中國(guó)的飛速發(fā)展,FPGA設(shè)計(jì)技術(shù),作為一種靈活性很強(qiáng)的芯片設(shè)計(jì)技術(shù),在國(guó)內(nèi)得到廣泛的應(yīng)用.由于芯片的可升級(jí)性和開(kāi)發(fā)自主知識(shí)產(chǎn)權(quán)芯片的必要性,在北京郵電大學(xué)寬帶通信網(wǎng)絡(luò)實(shí)驗(yàn)室開(kāi)發(fā)的三層以太網(wǎng)交換機(jī)項(xiàng)目中,以太網(wǎng)口和ATM口之間的數(shù)據(jù)通道的實(shí)現(xiàn)上采用了FPGA設(shè)計(jì)方法.該文主要集中在ATM口之間的數(shù)據(jù)通道的HEC頭校驗(yàn)的FPGA實(shí)現(xiàn).并完成了硬件設(shè)計(jì)、配置、硬件測(cè)試聯(lián)調(diào)工作以及論文撰寫(xiě)工作.硬件的設(shè)計(jì)和開(kāi)發(fā)基于Protel99和Tornado/VxWorks,軟件的設(shè)計(jì)和開(kāi)發(fā)采用了標(biāo)準(zhǔn)的VHDL語(yǔ)言,開(kāi)發(fā)環(huán)境是WINDOWS,開(kāi)發(fā)工具是Xilinx公司的iSE4.1i集成開(kāi)發(fā)環(huán)境.隨著網(wǎng)絡(luò)設(shè)備的發(fā)展,位于網(wǎng)絡(luò)邊緣的設(shè)備將會(huì)變得更加靈巧,更加迎合網(wǎng)絡(luò)發(fā)展的需要,在網(wǎng)絡(luò)設(shè)備上越來(lái)越多地引入了網(wǎng)絡(luò)處理器.我們實(shí)驗(yàn)室和Intel建立了聯(lián)合實(shí)驗(yàn)室,在此基礎(chǔ)上,我們要把網(wǎng)絡(luò)處理器評(píng)估板硬件上,運(yùn)行軟件,使其成為路由器,首先要加載的就是網(wǎng)絡(luò)路由協(xié)議.由于Linux的開(kāi)放源代碼,所以我們決定采用Linux做嵌入式系統(tǒng),在上面運(yùn)行zebra的路由協(xié)議.Zebra是linux上面的開(kāi)放源代碼的路由軟件.
標(biāo)簽：
FPGA
協(xié)議
網(wǎng)絡(luò)處理器
上傳時(shí)間：
2013-07-08
上傳用戶：yhm_all
