qemu性能直逼VMware的仿真器QEMU 的模擬速度約為實機的 25％；約為 Bochs 的 60 倍。Plex86、User-Mode-Linux、VMware 和 Virtual PC 則比 QEMU 快一點，但 Bochs 需要特定的 Kernel Patch；User-Mode-Linux 的 Guest System 必須為 Linux；VMware 和 Virtual PC 則需要在 Guest System 上安裝特定的 Driver，且它們是針對作業系統而進行模擬，並不能說是完整的模擬器。所以 QEMU 仍不失為極優秀的 x86 模擬器。
標簽： VMware User-Mode-Linux Virtual Bochs
上傳時間： 2014-06-04
上傳用戶：bakdesec
HSDB4095 RFID 開發板是基于Winbond 單片機W78E365 和EM 可讀寫模擬前端125K RFID 基站芯片EM4095 的一個RFID 卡的開發板配合上位機軟件，可讀只讀ID 卡（EM4100，EM4102或其兼容卡），可讀寫EM4469 等EM 低頻卡。包括底層源代碼，用戶可以對源代碼進行移植、修改，使用等。用戶參照此開發源碼可以很快開發出自己的RFID 產品。配合相應的底層軟件可讀寫所有125K 的低頻卡，包括EM 125K RFID 和T5557 等 W78E365 簡介：標準8051 內核，最高時鐘40M。內部64K FLASHROM，1K+256 bytes SRAM，外部64K 地址、數據總線；32 個I/O（其中PLCC 和PQFP 封裝有36 個I/O），3 個定時/計數器，5 個PWM 輸出，最多8 個外部中斷，內部看門狗，ISP 在線編程功能。EM4095 簡介： EM4095 是一個可讀寫的模擬前端125K RFID 基站芯片，100K~150K 載波頻率范圍，無需外部晶振，外圍所需元器件少，易調試的特點。EM4095 幾乎可讀所有的125K 低頻卡，包括EM4100 系列，EM4469 等
上傳時間： 2017-02-05
上傳用戶：gdgzhym
CD40系列CD45系列集成芯片DATASHEET數據手冊170個芯片技術手冊資料合集:4000 CMOS 3輸入雙或非門1反相器.pdf4001 CMOS 四2輸入或非門.pdf4002 CMOS 雙4輸入或非門.pdf4006 CMOS 18級靜態移位寄存器.pdf4007 CMOS 雙互補對加反相器.pdf4008 CMOS 4位二進制并行進位全加器.pdf4009 CMOS 六緩沖器-轉換器（反相）.pdf4010 CMOS 六緩沖器-轉換器（同相）.pdf40100 CMOS 32位雙向靜態移位寄存器.pdf40101 CMOS 9位奇偶發生器-校驗器.pdf40102 CMOS 8位BCD可預置同步減法計數器.pdf40103 CMOS 8位二進制可預置同步減法計數器.pdf40104 CMOS 4位三態輸出雙向通用移位寄存器.pdf40105 CMOS 先進先出寄存器.pdf40106 CMOS 六施密特觸發器.pdf40107 CMOS 2輸入雙與非緩沖-驅動器.pdf40108 CMOS 4×4多端寄存.pdf40109 CMOS 四三態輸出低到高電平移位器.pdf4011 CMOS 四2輸入與非門.pdf40110 CMOS 十進制加減計數-譯碼-鎖存-驅動.pdf40117 CMOS 10線—4線BCD優先編碼器.pdf4012 CMOS 雙4輸入與非門.pdf4013 CMOS 帶置位-復位的雙D觸發器.pdf4014 CMOS 8級同步并入串入-串出移位寄存器.pdf40147 CMOS 10線—4線BCD優先編碼器.pdf4015 CMOS 雙4位串入-并出移位寄存器.pdf4016 CMOS 四雙向開關.pdf40160 CMOS 非同步復位可預置BCD計數器.pdf40161 CMOS 非同步復位可預置二進制計數器.pdf40162 CMOS 同步復位可預置BCD計數器.pdf40163 CMOS 同步復位可預置二進制計數器.pdf4017 CMOS 十進制計數器-分頻器.pdf40174 CMOS 六D觸發器.pdf40175 CMOS 四D觸發器.pdf4018 CMOS 可預置 1分N 計數器.pdf40181 CMOS 4位算術邏輯單元.pdf40182 CMOS 超前進位發生器.pdf4019 CMOS 四與或選譯門.pdf40192 CMOS 可預制四位BCD計數器.pdf40193 CMOS 可預制四位二進制計數器.pdf40194 CMOS 4位雙向并行存取通用移位寄存器.pdf4020 CMOS 14級二進制串行計數-分頻器.pdf40208 CMOS 4×4多端寄存器.pdf4021 CMOS 異步8位并入同步串入-串出寄存器.pdf4022 CMOS 八進制計數器-分頻器.pdf4023 CMOS 三3輸入與非門.pdf4024 CMOS 7級二進制計數器.pdf4025 CMOS 三3輸入或非門.pdf40257 CMOS 四2線-1線數據選擇器-多路傳輸.pdf4026 CMOS 7段顯示十進制計數-分頻器.pdf4027 CMOS 帶置位復位雙J-K主從觸發器.pdf4028 CMOS BCD- 十進制譯碼器.pdf4029 CMOS 可預制加-減（十-二進制）計數器.pdf4030 CMOS 四異或門.pdf4031 CMOS 64級靜態移位寄存器.pdf4032 CMOS 3位正邏輯串行加法器.pdf4033 CMOS 十進制計數器-消隱7段顯示.pdf4034 CMOS 8位雙向并、串入-并出寄存器.pdf4035 CMOS 4位并入-并出移位寄存器.pdf4038 CMOS 3位串行負邏輯加法器.pdf4040 CMOS 12級二進制計數-分頻器.pdf4041 CMOS 四原碼-補碼緩沖器.pdf4042 CMOS 四時鐘控制 D 鎖存器.pdf4043 CMOS 四三態或非 R-S 鎖存器.pdf4044 CMOS 四三態與非 R-S 鎖存器.pdf4045 CMOS 21位計數器.pdf4046 CMOS PLL 鎖相環電路.pdf4047 CMOS 單穩態、無穩態多諧振蕩器.pdf4048 CMOS 8輸入端多功能可擴展三態門.pdf4049 CMOS 六反相緩沖器-轉換器.pdf4050 CMOS 六同相緩沖器-轉換器.pdf4051 CMOS 8選1雙向模擬開關.pdf4051,2,3.pdf4052 CMOS 雙4選1雙向模擬開關.pdf4053 CMOS 三2選1雙向模擬開關.pdf4054 C
上傳時間： 2021-11-09
上傳用戶：kent
5V USB扁口接口TP4055鋰離子電池充電接口板ALTIUM設計硬件原理圖+PCB文件，2層B板手設計，大小為33*18mm,，可以做為你的學習設計參考。TP4055 是一款完整的單節鋰離子電池充電器，帶電池正負極反接保護，采用恒定 電流/恒定電壓線性控制。其 SOT 封裝與較少的外部元件數目使得 TP4055 成為便攜式應 用的理想選擇。TP4055 可以適合 USB 電源和適配器電源工作。 由于采用了內部 PMOSFET 架構，加上防倒充電路，所以不需要外部檢測電阻器和 隔離二極管。熱反饋可對充電電流進行自動調節，以便在大功率操作或高環境溫度條件 下對芯片溫度加以限制。充滿電壓固定于 4.2V，而充電電流可通過一個電阻器進行外部 設置。當電池達到 4.2V 之后，充電電流降至設定值 1/10，TP4055 將自動終止充電。 當輸入電壓（交流適配器或 USB 電源）被拿掉時，TP4055 自動進入一個低電流狀 態，電池漏電流在 2uA 以下。TP4055 的其他特點包括充電電流監控器、欠壓閉鎖、自 動再充電和一個用于指示充電結束和輸入電壓接入的狀態引腳。
上傳時間： 2021-11-22
上傳用戶：trh505
首先下載軟件，解壓軟件，安裝在程序中找到SEGGER,選里面的J-FLASH，進入界面，剛開始的那個界面可以忽略，不用建project也可以；單擊菜單欄的“Options---Project settings”打開設置，進行jlink配置;正在General選項，選擇“USB”，一般都是默認配置，確認一下即可;然后在CPU選項，選擇芯片型號，先選擇“Device”才能選擇芯片型號，芯片型號，要根據你使用的芯片進行選擇;在Target interface選項 里面選擇SWD模式;首先Target里面選“Connection”連接目標芯片，然后 Target--Auto進行程序燒寫;首先Target里面選擇“Connection”連接目標芯片，然后 Target--Auto進行程序燒寫.SEGGER J-Links are the most widely used line of debug probes available today. They've proven their value for more than 10 years in embedded development. This popularity stems from the unparalleled performance, extensive feature set, large number of supported CPUs, and compatibility with all popular development environments.
標簽： JLINK
上傳時間： 2022-03-22
上傳用戶：
目前cPU+ Memory等系統集成的多芯片系統級封裝已經成為3DSiP（3 Dimension System in Package，三維系統級封裝）的主流，非常具有代表性和市場前景，SiP作為將不同種類的元件，通過不同技術，混載于同一封裝內的一種系統集成封裝形式，不僅可搭載不同類型的芯片，還可以實現系統的功能。然而，其封裝具有更高密度和更大的發熱密度和熱阻，對封裝技術具有更大的挑戰。因此，對SiP封裝的工藝流程和SiP封裝中的濕熱分布及它們對可靠性影響的研究有著十分重要的意義本課題是在數字電視（DTV）接收端子系統模塊設計的基礎上對CPU和DDR芯片進行芯片堆疊的SiP封裝。封裝形式選擇了適用于小型化的BGA封裝，結構上采用CPU和DDR兩芯片堆疊的3D結構，以引線鍵合的方式為互連，實現小型化系統級封裝。本文研究該SP封裝中芯片粘貼工藝及其可靠性，利用不導電膠將CPU和DDR芯片進行了堆疊貼片，分析總結了SiP封裝堆疊貼片工藝最為關鍵的是涂布材料不導電膠的體積和施加在芯片上作用力大小，對制成的樣品進行了高溫高濕試驗，分析濕氣對SiP封裝的可靠性的影響。論文利用有限元軟件 Abaqus對SiP封裝進行了建模，模型包括熱應力和濕氣擴散模型。模擬分析了封裝體在溫度循環條件下，受到的應力、應變、以及可能出現的失效形式：比較了相同的熱載荷條件下，改變塑封料、粘結層的材料屬性，如楊氏模量、熱膨脹系數以及芯片、粘結層的厚度等對封裝體應力應變的影響。并對封裝進行了濕氣吸附分析，研究了SiP封裝在85℃RH85%環境下吸濕5h、17h、55和168h后的相對濕度分布情況，還對SiP封裝在濕熱環境下可能產生的可靠性問題進行了實驗研究。在經過168小時濕氣預處理后，封裝外部的基板和模塑料基本上達到飽和。模擬結果表明濕應力同樣對封裝的可靠性會產生重要影響。實驗結果也證實了，SiP封裝在濕氣環境下引入的濕應力對可靠性有著重要影響。論文還利用有限元分析方法對超薄多芯片SiP封裝進行了建模，對其在溫度循環條件下的應力、應變以及可能的失效形式進行了分析。采用二水平正交試驗設計的方法研究四層芯片、四層粘結薄膜、塑封料等9個封裝組件的厚度變化對芯片上最大應力的影響，從而找到最主要的影響因子進行優化設計，最終得到更優化的四層芯片疊層SiP封裝結構。
標簽： sip封裝
上傳時間： 2022-04-08
上傳用戶：
新版本無人機.刷機用借助此實際應用程序，管理無人機的所有區域，例如電動機，GPS，傳感器，陀螺儀，接收器，端口和固件INAV-Chrome 的配置器中的新功能：修復了導致加速度計校準失敗的錯誤支持DJI FPV系統配置輸出選項卡中的怠速節氣門和馬達極現在可以在“混合器”選項卡中選擇“漫遊者”和“船用”平臺。 固件方面的支持仍然有限！閱讀完整的變更日誌 在過去的幾年中，無人駕駛飛機取得了相當大的進步，越來越多的人能夠獲取和使用無人機。 不用說，無人機可以基於特定固件在一組命令上運行。 在這方面， 用於Chrome的INAV-Configurator隨附的工具可幫助您輕鬆配置無人機的各個方面。支持多種硬件配置首先要提到的一件事是，要求Google Chrome瀏覽器能夠訪問INAV-Chrome的配置器功能。 儘管它已集成到Chrome中，但它可以作為獨立應用程序運行，甚至可以脫機使用，而與瀏覽器無關。 您甚至可以從Google Apps菜單為其創建桌面快捷方式。不用說，另一個要求是實際的飛行裝置。 該應用程序支持所有支持INAV的硬件配置，例如Sirius AIR3，SPRacingF3，Vortex，Sparky，DoDo，CC3D / EVO，Flip32 / + / Deluxe，DragonFly32，CJMCU Microquad，Chebuzz F3，STM32F3Discovery，Hermit ，Naze32 Tricopter框架和Skyline32。該窗口非常直觀，並提供各種令人印象深刻的提示和文檔。 在上方的工具欄上，您可以找到連接選項，這些選項可以通過COM端口，手動選擇或無線模式進行。 您也可以選擇自動連接。 連接後，您可以在上方的工具欄中查看設備的功能，並在側面板中輕鬆瀏覽配置選項。管理傳感器，電機，端口和固件本。
標簽： configurator 無人機
上傳時間： 2022-06-09
上傳用戶：
1:打開J-Flash ARM后,首先點擊File-OpenProject...,從中選擇STM32F103RB.jflash。(例子芯片,直接在提示的目錄下找) 2.點擊File-Open data file...選擇要燒錄的可執行文件(.hex 或者 .bin) 3:options-project settings 在里面配置cpu型號,下載方式 4: 選擇燒錄文件后,點擊Target-connect,鏈接一下硬件是否通。如果能夠連接成功會了LOG窗口最后一行顯示“Connected successfully”。5:按F3擦除芯片。6.按F5鍵將程序寫入芯片。7.硬件鏈接上之后，點擊Target-Secure chip防止程序被惡意讀出。如果您的芯片用于調試，不要執行本步驟。
標簽： J-Flash
上傳時間： 2022-06-22
上傳用戶：kingwide
疊層芯片封裝技術，簡稱3D.是指在不改變封裝體外型尺J的前提下，在同一個封裝體內于垂直方向疊放兩個以上的芯片的封裝技術，它起源于快閃存儲器（NCYNA\D）及SURAM的疊層封裝。由于疊層芯片封裝技術具有大容量、多功能、小尺寸、低成本的特點，2005年以來3D技術研究逐漸成為主流。TSOP封裝因其具有低成本、后期加工的柔韌而在快閃存儲器領域得到廣泛應用，因此，基于TSP的3D封裝研究顯得非常重要。由TSOP3D封裝技術的實用性極強，研究方法主要以實驗為主。在具體實驗的基礎上，成功地掌握了TSP疊層封裝技術，并且找到了三種不同流程的TSP疊層芯片封裝的工藝。另外，還通過大量的實驗研究，成功地解決了疊層芯片封裝中的關鍵問題。目前，TSP疊層芯片技術已經用于生產實踐并且帶來了良好的經濟效益。
上傳時間： 2022-06-25
上傳用戶：zhanglei193
視頻圖像格式轉換芯片的算法研究
上傳時間： 2013-05-25
上傳用戶：eeworm
