久草免费在线视频,tube8在线hd,五月天亚洲综合

技術(shù)(shù)<b>指標(biāo)</b>

高速電路設(shè)計(jì) 詳細(xì)基礎(chǔ)理論知識

設(shè)計(jì)高速電路必須考慮高速訊號所引發(fā)的電磁干擾、阻抗匹配及串音等效應(yīng)，所以訊號完整性 (signal integrity)將是考量設(shè)計(jì)電路優(yōu)劣的一項(xiàng)重要指標(biāo)，電路日異複雜必須仰賴可靠的軟體來幫忙分析這些複雜的效應(yīng)，才比較可能獲得高品質(zhì)且可靠的設(shè)計(jì)，因此熟悉軟體的使用也將是重要的研究項(xiàng)目之一。另外了解高速訊號所引發(fā)之各種效應(yīng)(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路設(shè)計(jì)的重點(diǎn)之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先進(jìn)修學(xué)習(xí)，否則無法全盤了解儀器之功能，因而無法有效發(fā)揮儀器的量測功能。其次就是高速訊號量測與介面的一些測試規(guī)範(fàn)也必須熟悉，像眼圖分析，探針效應(yīng)，抖動(jitter)測量規(guī)範(fàn)及高速串列介面量測規(guī)範(fàn)等實(shí)務(wù)技術(shù)，必須充分了解研究學(xué)習(xí)，進(jìn)而才可設(shè)計(jì)出優(yōu)良之教學(xué)教材及教具。

標(biāo)簽： 高速電路

上傳時間： 2021-11-02

上傳用戶：jiabin
用于軟件定義UHF RFID閱讀器的可編程基帶濾波器

射頻識別 (RFID) 是一種自動識別技術(shù)，用於識別包含某個編碼標(biāo)簽的任何物體

標(biāo)簽： RFID UHF 軟件定義可編程基帶

上傳時間： 2013-10-29

上傳用戶：star_in_rain
用于RFID接收器的基帶電路

射頻識別 (RFID) 技術(shù)采用輻射和反射 RF 功率來識別和跟蹤各種目標(biāo)。典型的 RFID 繫統(tǒng)由一個閱讀器和一個轉(zhuǎn)發(fā)器 (或標(biāo)簽) 組成。

標(biāo)簽： RFID 接收器基帶電路

上傳時間： 2013-11-17

上傳用戶：huyanju
在室內(nèi)環(huán)境中可結(jié)合式子母機(jī)器人系統(tǒng)

在室內(nèi)環(huán)境中可結(jié)合式子母機(jī)器人系統(tǒng)，子機(jī)為一多功能平臺，可放置各種家庭所需之設(shè)備，而母機(jī)為一輪式機(jī)器人，經(jīng)由兩者的結(jié)合，可提供高機(jī)動性與多功能的服務(wù)。在結(jié)合的技術(shù)面，傳統(tǒng)的吸塵器機(jī)器人與充電站之間的導(dǎo)航系統(tǒng)使用紅外線感測作為依據(jù)，當(dāng)兩者間有障礙物阻擋時，紅外線感測器導(dǎo)航系統(tǒng)將會失效。因此本系統(tǒng)利用聲源方向做為機(jī)器人決定移動方向的依據(jù)，由於聲波傳遞的特性，即使在有障礙物的情況下，依然可以有效地偵測。此外，在移動的過程中，本系統(tǒng)利用光流偵測法判斷是否遭遇障礙物或是利用Support Vector Machine分類判斷與聲源之間為是否有障礙物的阻隔；若發(fā)現(xiàn)前方有障礙物，則啟動避障策略，用有效的方式繼續(xù)往目標(biāo)移動。最後，當(dāng)母機(jī)接近子機(jī)時，可根據(jù)多種紅外線感測器資訊進(jìn)行子母機(jī)器人的結(jié)合，結(jié)合成功後，母機(jī)將可搭載子機(jī)成為一自由行動之機(jī)器人。

標(biāo)簽： 系統(tǒng)

上傳時間： 2013-12-19

上傳用戶：mhp0114
java入門編程合集

題目：古典問題：有一對兔子，從出生后第3個月起每個月都生一對兔子，小兔子長到第三個月后每個月又生一對兔子，假如兔子都不死，問每個月的兔子總數(shù)為多少？ //這是一個菲波拉契數(shù)列問題 public class lianxi01 { public static void main(String[] args) { System.out.println("第1個月的兔子對數(shù): 1"); System.out.println("第2個月的兔子對數(shù): 1"); int f1 = 1, f2 = 1, f, M=24; for(int i=3; i<=M; i++) { f = f2; f2 = f1 + f2; f1 = f; System.out.println("第" + i +"個月的兔子對數(shù): "+f2); } } } 【程序2】題目：判斷101-200之間有多少個素?cái)?shù)，并輸出所有素?cái)?shù)。程序分析：判斷素?cái)?shù)的方法：用一個數(shù)分別去除2到sqrt(這個數(shù))，如果能被整除，則表明此數(shù)不是素?cái)?shù)，反之是素?cái)?shù)。 public class lianxi02 { public static void main(String[] args) { int count = 0; for(int i=101; i<200; i+=2) { boolean b = false; for(int j=2; j<=Math.sqrt(i); j++) { if(i % j == 0) { b = false; break; } else { b = true; } } if(b == true) {count ++;System.out.println(i );} } System.out.println( "素?cái)?shù)個數(shù)是: " + count); } } 【程序3】題目：打印出所有的 "水仙花數(shù) "，所謂 "水仙花數(shù) "是指一個三位數(shù)，其各位數(shù)字立方和等于該數(shù)本身。例如：153是一個 "水仙花數(shù) "，因?yàn)?53=1的三次方＋5的三次方＋3的三次方。 public class lianxi03 { public static void main(String[] args) { int b1, b2, b3;

標(biāo)簽： java 編程

上傳時間： 2017-12-24

上傳用戶：Ariza
可重構(gòu)FPGA通訊糾錯進(jìn)化電路及其實(shí)現(xiàn)

ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計(jì)的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強(qiáng)、設(shè)計(jì)更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價(jià)值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計(jì)——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計(jì)基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯碼電路的方法——建立可重構(gòu)糾錯碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實(shí)現(xiàn)糾錯碼的各個功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯碼電路的EHW的各個控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計(jì)方法建立了循環(huán)糾錯碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計(jì)的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計(jì)方法對實(shí)際的進(jìn)化硬件設(shè)計(jì)具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計(jì)也可提供一種借鑒.

標(biāo)簽： FPGA 可重構(gòu) 通訊糾錯

上傳時間： 2013-07-01

上傳用戶：myworkpost
微電腦型數(shù)學(xué)演算式隔離傳送器

特點(diǎn)：精確度0.1%滿刻度可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高

標(biāo)簽： 微電腦數(shù)學(xué)演算隔離傳送器

上傳時間： 2014-12-23

上傳用戶：ydd3625
電路板維修相關(guān)技術(shù)資料

電路板故障分析維修方式介紹 ASA維修技術(shù) ICT維修技術(shù) 沒有線路圖,無從修起電路板太複雜,維修困難維修經(jīng)驗(yàn)及技術(shù)不足無法維修的死板,廢棄可惜送電中作動態(tài)維修,危險(xiǎn)性極高備份板太多,積壓資金送國外維修費(fèi)用高,維修時間長對老化零件無從查起無法預(yù)先更換維修速度及效率無法提升,造成公司負(fù)擔(dān),客戶埋怨投資大量維修設(shè)備,操作複雜,績效不彰

標(biāo)簽： 電路板維修技術(shù)資料

上傳時間： 2013-10-26

上傳用戶：neu_liyan
具集成反激式控制器的高功率PoE PD接口

時至今日，以太網(wǎng)供電 (PoE) 技術(shù)仍在當(dāng)今的網(wǎng)絡(luò)世界中不斷地普及。由供電設(shè)備 (PSE) 提供並傳輸至受電設(shè)備 (PD) 輸入端的 12.95W 功率是一種通用電源

標(biāo)簽： PoE 集成反激式控制器 PD接口

上傳時間： 2013-11-06

上傳用戶：xmsmh
微電腦型數(shù)學(xué)演算式雙輸出隔離傳送器

特點(diǎn)(FEATURES) 精確度0.1%滿刻度 (Accuracy 0.1%F.S.) 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 類比輸出功能(16 bit DAC isolating analog output function) 輸入/輸出1/輸出2絕緣耐壓2仟伏特/1分鐘(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 寬范圍交直流兩用電源設(shè)計(jì)(Wide input range for auxiliary power) 尺寸小,穩(wěn)定性高(Dimension small and High stability)

標(biāo)簽： 微電腦數(shù)學(xué)演算輸出隔離傳送器

上傳時間： 2013-11-24

上傳用戶：541657925

<cite id="imfdg"></cite>