脈沖壓縮技術(shù)是指對雷達(dá)發(fā)射的寬脈沖信號進(jìn)行調(diào)制(如線性調(diào)頻、非線性調(diào)頻、相位編碼)，并在接收端對回波寬脈沖信號進(jìn)行脈沖壓縮處理后得到窄脈沖的實(shí)現(xiàn)過程。脈沖壓縮有效地解決了雷達(dá)作用距離與距離分辨率之間的矛盾，可以在保證雷達(dá)在一定作用距離下提高距離分辨率。\r\n
標(biāo)簽： 調(diào)頻 脈沖 壓縮技術(shù) 寬
上傳時間： 2013-08-31
上傳用戶：王楚楚
Recent advances in low voltage silicon germaniumand BiCMOS processes have allowed the design andproduction of very high speed amplifi ers. Because theprocesses are low voltage, most of the amplifi er designshave incorporated differential inputs and outputs to regainand maximize total output signal swing. Since many lowvoltageapplications are single-ended, the questions arise,“How can I use a differential I/O amplifi er in a single-endedapplication?” and “What are the implications of suchuse?” This Design Note addresses some of the practicalimplications and demonstrates specifi c single-endedapplications using the 3GHz gain-bandwidth LTC6406differential I/O amplifi er.
標(biāo)簽： 單端應(yīng)用 差分 放大器
上傳時間： 2013-11-23
上傳用戶：rocketrevenge
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2 2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-12-20
上傳用戶：康郎
數(shù)字電子技朮
標(biāo)簽：
上傳時間： 2013-10-09
上傳用戶：1101055045
本資料是關(guān)于單片機(jī)電路設(shè)計(jì)的一些經(jīng)驗(yàn)，希望對大家有所幫助。。。 前言 MCU發(fā)展趨勢 未來以及相當(dāng)長的一段時間內(nèi)，單片機(jī)應(yīng)用技術(shù)的發(fā)展趨勢為： 1、全盤CMOS化 CMOS 電路具有眾多的優(yōu)點(diǎn)，如極寬的工作電壓范圍、極佳的本質(zhì)低功耗及功耗管理特征，形成了嵌入式系統(tǒng)獨(dú)特的低功耗及功耗管理應(yīng)用技術(shù)。 2、最大化的SoC設(shè)計(jì) 目前單片機(jī)已逐漸向片上系統(tǒng)發(fā)展，原有的單片機(jī)逐漸發(fā)展成通用型SoC 單片機(jī)(如C8051F 系列)或SoC 的標(biāo)準(zhǔn)IP 內(nèi)核(如DW8051_core)，以及各種專用的SoC 單片機(jī)。 3、以串行方式為主的外圍擴(kuò)展 目前單片機(jī)外圍器件普遍提供了串行擴(kuò)展方式。串行擴(kuò)展具有簡單、靈活、電路系統(tǒng)簡單、占用I/O資源少等優(yōu)點(diǎn)，是一種流行的擴(kuò)展方式。 4、8位機(jī)仍有巨大發(fā)展空間 電路常識性概念(1)-輸入、輸出阻抗 1、輸入阻抗 輸入阻抗是指一個電路輸入端的等效阻抗。在輸入端上加上一個電壓源U，測量輸入端的電流I，則輸入阻抗Rin=U/I。你可以把輸入端想象成一個電阻的兩端，這個電阻的阻值，就是輸入阻抗。 輸入阻抗跟一個普通的電抗元件沒什么兩樣，它反映了對電流阻礙作用的大小。 對于電壓驅(qū)動的電路，輸入阻抗越大，則對電壓源的負(fù)載就越輕，因而就越容易驅(qū)動，也不會對信號源有影響;而對于電流驅(qū)動型的電路，輸入阻抗越小，則對電流源的負(fù)載就越輕。因此，我們可以這樣認(rèn)為：如果是用電壓源來驅(qū)動的，則輸入阻抗越大越好;如果是用電流源來驅(qū)動的，則阻抗越小越好(注：只適合于低頻電路，在高頻電路中，還要考慮阻抗匹配問題。另外如果要獲取最大輸出功率時，也要考慮阻抗匹配問題。)
標(biāo)簽： 單片機(jī)電路 常識 設(shè)計(jì)經(jīng)驗(yàn)
上傳時間： 2013-11-08
上傳用戶：元宵漢堡包
HIGH SPEED 8051 μC CORE - Pipe-lined Instruction Architecture; Executes 70% of Instructions in 1 or 2 System Clocks - Up to 25MIPS Throughput with 25MHz System Clock - 22 Vectored Interrupt Sources MEMORY - 4352 Bytes Internal Data RAM (256 + 4k) - 64k Bytes In-System Programmable FLASH Program Memory - External Parallel Data Memory Interface – up to 5Mbytes/sec DIGITAL PERIPHERALS - 64 Port I/O; All are 5V tolerant - Hardware SMBusTM (I2CTM Compatible), SPITM, and Two UART Serial Ports Available Concurrently - Programmable 16-bit Counter/Timer Array with 5 Capture/Compare Modules - 5 General Purpose 16-bit Counter/Timers - Dedicated Watch-Dog Timer; Bi-directional Reset CLOCK SOURCES - Internal Programmable Oscillator: 2-to-16MHz - External Oscillator: Crystal, RC, C, or Clock - Real-Time Clock Mode using Timer 3 or PCA SUPPLY VOLTAGE ........................ 2.7V to 3.6V - Typical Operating Current: 10mA @ 25MHz - Multiple Power Saving Sleep and Shutdown Modes 100-Pin TQFP (64-Pin Version Available) Temperature Range: –40°C to +85°C
標(biāo)簽： C8051F020
上傳時間： 2013-10-12
上傳用戶：lalalal
常用主板I/O芯片簡介
上傳時間： 2013-11-10
上傳用戶：yupw24
什么是單片機(jī)？所謂單片機(jī)(Single Chip Microcomputer)，是指在一塊芯片中集成有中央處理器(CPU)、存儲器(RAM和ROM)、基本I/O接口以及定時器、記數(shù)器等部件，并具有獨(dú)立指令系統(tǒng)的智能器件，即在一塊芯片上實(shí)現(xiàn)一臺微型計(jì)算機(jī)的基本功能。特點(diǎn)是：體積小，控制功能強(qiáng)，性價(jià)比高等
標(biāo)簽： SPCE 061A 061 單片機(jī)
上傳時間： 2013-10-08
上傳用戶：wushengwu
在計(jì)算機(jī)系統(tǒng)中，串行通信是指計(jì)算機(jī)主機(jī)與外設(shè)之間以及主機(jī)系統(tǒng)與主機(jī)系統(tǒng)之間數(shù)據(jù)的串行傳送。由于串行通信和通信制式、傳送距離以及I／O數(shù)據(jù)的串并變換等許多因素有關(guān)，為進(jìn)一步學(xué)習(xí)MCS-51的串行接口打下基礎(chǔ)。
上傳時間： 2013-10-10
上傳用戶：李彥東
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
