用Verilog實現(xiàn)的以太網(wǎng)接口!!!!!!!!!!!!!!!!!!
標簽： Verilog 以太網(wǎng)接口
上傳時間： 2013-07-13
上傳用戶：LSPSL
該文著重研究了稀土永磁(REPM)無刷直流電動機(BLDCM)的高性能控制技術(shù).在全面分析了稀土永磁無刷直流電動機的結(jié)構(gòu)特點、工作原理、運行方式以及外部特性的基礎(chǔ)上,通過系統(tǒng)建模和數(shù)字仿真分析,分別針對航空低壓直流(LVDC)和高壓直流(HVDC)兩種電動機構(gòu)用永磁無刷電動機,在小范圍轉(zhuǎn)速連續(xù)調(diào)節(jié)下的閉環(huán)穩(wěn)速控制技術(shù)進行了詳細理論研究,提出了利用轉(zhuǎn)子位置傳感器信號間接測量電機轉(zhuǎn)速進行電機轉(zhuǎn)速閉環(huán)穩(wěn)速控制的策略.同時就兩套無刷直流電動機控制器的硬件電路和軟件程序問題進行了重點工程設(shè)計,采用了高性能的AT89C2051和AT89C51單片機作為微處理器,用數(shù)字軟件技術(shù)對電機進行調(diào)速和轉(zhuǎn)速閉環(huán)控制,使電機在一定范圍內(nèi)能夠進行精確調(diào)速和速度穩(wěn)定控制.通過優(yōu)化設(shè)計、軟硬件結(jié)合,實現(xiàn)了控制器小型化,提高了控制器可靠性,減小了體積與重量.永磁無刷直流電動機控制器樣機的測試結(jié)果表明:電機轉(zhuǎn)速可在要求范圍內(nèi)連續(xù)調(diào)節(jié),在幾乎三倍的額定轉(zhuǎn)矩范圍內(nèi),電機轉(zhuǎn)速在設(shè)定值下可保持高于指標精度的穩(wěn)定工作,控制器之間通用性強、散熱可靠.
上傳時間： 2013-07-03
上傳用戶：chens000
MF125型萬用表電路圖
上傳時間： 2013-04-24
上傳用戶：古谷仁美
本文主要考慮用單片機來實現(xiàn)公交車輛的自動考核與報站。文中介紹了系統(tǒng)設(shè)計的基本思路，詳細設(shè)計分硬件和軟件兩方面，硬件主要包括：最小系統(tǒng)、顯示部分電路、計數(shù)部分電路和語音電路等。軟件部分介紹了主要
上傳時間： 2013-06-21
上傳用戶：afeiafei309
本標準規(guī)定了繪制各種電氣圖用的圖形符號總則電氣圖用圖形符號國家標準包括以下個部分總則符號要素限定符號和常用的其他符號導(dǎo)線和連接器件無源元件半導(dǎo)體管和電子
上傳時間： 2013-05-19
上傳用戶：prczsf
萬用表檢修彩色電視機開關(guān)電源，可以輕松學(xué)會維修電視機
標簽： 萬用表 檢修 彩色電視機 開關(guān)電源
上傳時間： 2013-08-02
上傳用戶：vendy
本文首先在介紹多用戶檢測技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據(jù)。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術(shù)的接收機結(jié)構(gòu)。 接著，針對WCDMA反向鏈路信道結(jié)構(gòu)，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關(guān)特性和互相關(guān)特性，指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上，給出了解相關(guān)檢測器的數(shù)學(xué)公式推導(dǎo)和結(jié)構(gòu)框圖，并仿真研究了用戶數(shù)、擴頻比、信道估計精度等參數(shù)對系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級上的抵消，需要對用戶信號重構(gòu)，因此具有較高的復(fù)雜度。在解相關(guān)檢測器的基礎(chǔ)上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級數(shù)等參數(shù)的最佳取值，并進行了算法性能比較。仿真結(jié)果驗證了該算法的有效性。 最后，介紹了WCDMA系統(tǒng)移動臺解復(fù)用技術(shù)的硬件實現(xiàn)，在FPGA平臺上分別實現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
上傳時間： 2013-07-29
上傳用戶：jiangxin1234
隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計方案,使用四個E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機制,可以動態(tài)添加或刪除某條E1鏈路,實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設(shè)計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關(guān)鍵路徑延時,最終滿足設(shè)計要求.
上傳時間： 2013-07-16
上傳用戶：asdkin
SignalTap II 內(nèi)嵌邏輯分析儀是Altera 公司Quartus II 軟件中內(nèi)嵌的一種調(diào)試程序,通過把一段執(zhí)行邏輯分析功能 的代碼和客戶的設(shè)計組合在一起編譯、布局布線,完成傳統(tǒng)邏輯分析儀的功能。介紹了SignalTap II 的基本內(nèi)容、實現(xiàn)原理以及 在實際工程中的應(yīng)用環(huán)境。結(jié)合ATM交換矩陣的設(shè)計實例,詳細闡述了用SignalTapII 對FPGA 調(diào)試的具體方法和調(diào)試步驟, 以及在工程中的使用全過程。分析比較了該方法與傳統(tǒng)的外置式邏輯分析儀的優(yōu)劣,對SignalTap II 應(yīng)用條件進行了闡述。
標簽： SignalTapII FPGA 邏輯分析儀 調(diào)試
上傳時間： 2013-07-13
上傳用戶：古谷仁美
最新MDK注冊機（mdk4.13）保用到2022年
上傳時間： 2013-05-18
上傳用戶：gzming
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
