基于fpga的JPEG編解碼器設計，采用流水線優化解決時間并行性問題，提高DCT/IDCT模塊的運行速度。
標簽： fpga JPEG 編解碼器
上傳時間： 2015-10-28
上傳用戶：fnhhs
基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)
標簽： FPGA VHDL 分頻器 仿真
上傳時間： 2013-12-14
上傳用戶：haoxiyizhong
數字競賽搶答器的制作，這個是試驗報告版本的，有完整的流程圖，試驗電路連接圖，還有原程序 大家有需要的就下巴
標簽： 數字 搶答器 競賽
上傳時間： 2015-11-06
上傳用戶：15071087253
8051單片機乘法搶答器： 開機后，按0#鍵，隨機出題，看到題目后從鍵盤輸入答案 答題正確，蜂鳴器響3聲 * 繼續出下一題,如果不知道答案則按0c鍵， 提示正確的答案
標簽： 8051 單片機 乘法 搶答器
上傳時間： 2015-11-07
上傳用戶：zmy123
用VHDL和verilog實現的四人搶答器
標簽： verilog VHDL 搶答器
上傳時間： 2015-11-15
上傳用戶：redmoons
用verilog hdl硬件描述語言實現多人搶答器功能，有計時，計分，報警等功能。
標簽： verilog hdl 硬件描述語言 搶答器
上傳時間： 2015-11-25
上傳用戶：1427796291
并行AVS實時編解碼器設計與實現 介紹了一種并行AVS實時編碼器的設計，它包括音視頻數據輸入、音視頻編碼、傳輸流系統復用器、輸出和控制部分，其 中重點介紹了視頻編碼器和傳輸流系統復用器的設計和實現。實驗結果證明，實現標清AVS實時編碼器是可行的。
標簽： AVS 并行 編解碼器 編碼器
上傳時間： 2015-11-27
上傳用戶：qweqweqwe
六路智能搶答器，用的是陵陽61板，開發環境。
標簽： 智能搶答器
上傳時間： 2015-12-19
上傳用戶：xinyuzhiqiwuwu
阿紫網絡網絡搶答器Ver1.0 我自己寫的一個很不錯的網絡搶答器，并有記分功能，可在局域網內使用，程序沒有任何限制！
標簽： 網絡 Ver 1.0 搶答器
上傳時間： 2013-12-21
上傳用戶：nanshan
八路搶答器，通過數碼管顯示出，選手好碼，程序帶有仿真，很適合初學者學習。歡迎下載
標簽： 搶答器
上傳時間： 2016-01-05
上傳用戶：yuchunhai1990
蟲蟲下載站版權所有 京ICP備2021023401號-1
