亚洲精品小说,日韩福利一区,国产又色又爽又黄刺激在线视频

抽象

python實(shí)驗(yàn)(抽象)函數(shù)

該文檔為python實(shí)驗(yàn)(抽象)函數(shù)簡(jiǎn)介文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

標(biāo)簽： python

上傳時(shí)間： 2021-11-12

上傳用戶：trh505
抽象代數(shù)學(xué)-姚慕生編著第二版

抽象代數(shù)學(xué)-姚慕生編著第二版，希望對(duì)大家有用處。

標(biāo)簽： 抽象代數(shù)

上傳時(shí)間： 2021-12-28

上傳用戶：
有源功率因數(shù)校正技術(shù)的研究與應(yīng)用.rar

隨著自動(dòng)化技術(shù)的發(fā)展和城市化進(jìn)程的加快，照明用電占人類(lèi)總發(fā)電量的比重也越來(lái)越大，對(duì)電子鎮(zhèn)流器的要求也越來(lái)越高，即功率因數(shù)高低的要求更加明確，功率因數(shù)高低已成為綜合衡量整流設(shè)備的一個(gè)重要指標(biāo)。本次課題采用功率因數(shù)控制芯片UC3854為核心，設(shè)計(jì)了一種較寬電壓輸入范圍、固定電壓輸出的250W的AC/DC變換器。對(duì)該變換器所用的有源功率因數(shù)校正（APFC）系統(tǒng)與UC3854芯片的原理和結(jié)構(gòu)做了詳細(xì)的分析與討論，介紹了UC3854的管腳排列及功能。所設(shè)計(jì)的以UC3854為核心的有源功率因數(shù)校正器能在90V～220V的寬電壓輸入范圍內(nèi)得到穩(wěn)定的380V直流電壓輸出，并使功率因數(shù)達(dá)到0.99以上。 MATLAB強(qiáng)大的信號(hào)分析處理能力對(duì)高效地設(shè)計(jì)APFC系統(tǒng)及整定各個(gè)環(huán)節(jié)的參數(shù)帶來(lái)了極大便利。本文同時(shí)也采用MATLAB設(shè)計(jì)實(shí)現(xiàn)了一個(gè)有源功率因數(shù)校正器的仿真，用SIMULINK已有模塊模擬了UC3854的控制過(guò)程，給出了仿真電路和波形。本文創(chuàng)新性的將系統(tǒng)工程引入APFC電路中，將系統(tǒng)工程中的建模分析和狀態(tài)空間法應(yīng)用到此次設(shè)計(jì)的系統(tǒng)中，使得此次工程設(shè)計(jì)提升到了抽象的數(shù)學(xué)概念上。用數(shù)學(xué)模型可以表達(dá)出主電路的工作原理，從狀態(tài)空間法中找出了改變系統(tǒng)動(dòng)態(tài)性能的相應(yīng)參數(shù)，為此類(lèi)電路的設(shè)計(jì)提供了理論依據(jù)。

標(biāo)簽： 有源功率因數(shù) 校正技術(shù)

上傳時(shí)間： 2013-05-24

上傳用戶：15736969615
基于DSP和FPGA的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人控制器的研制

在機(jī)器人學(xué)的研究領(lǐng)域中，如何有效地提高機(jī)器人控制系統(tǒng)的控制性能始終是研究學(xué)者十分關(guān)注的一個(gè)重要內(nèi)容。在分析了工業(yè)機(jī)器人的發(fā)展歷程和機(jī)器人控制系統(tǒng)的研究現(xiàn)狀后，本論文的主要目標(biāo)是針對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人特有的機(jī)械結(jié)構(gòu)和數(shù)學(xué)模型，建立一個(gè)新型全數(shù)字的基于DSP和FPGA的機(jī)器人位置伺服控制系統(tǒng)的軟、硬件平臺(tái)，實(shí)現(xiàn)對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的精確控制。本論文從實(shí)際情況出發(fā)，首先分析了所研究的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的本體結(jié)構(gòu)，并對(duì)其抽象簡(jiǎn)化得到了它的運(yùn)動(dòng)學(xué)數(shù)學(xué)模型。在明確了實(shí)現(xiàn)機(jī)器人精確位置伺服控制的控制原理后，我們對(duì)機(jī)器人控制系統(tǒng)的諸多可行性方案進(jìn)行了充分論證，并最終決定采用了三級(jí)CPU控制的控制體系結(jié)構(gòu)：第一級(jí)CPU為上位計(jì)算機(jī)，它實(shí)現(xiàn)對(duì)機(jī)器人的系統(tǒng)管理、協(xié)調(diào)控制以及完成機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算；第二級(jí)CPU為高性能的DSP處理器，它輔之以具有高速并行處理能力的FPGA芯片，實(shí)現(xiàn)了對(duì)機(jī)器人多個(gè)關(guān)節(jié)的高速并行驅(qū)動(dòng)；第三級(jí)CPU為交流伺服驅(qū)動(dòng)處理器，它實(shí)現(xiàn)了機(jī)器人關(guān)節(jié)伺服電機(jī)的精確三閉環(huán)誤差驅(qū)動(dòng)控制，以及電機(jī)的故障診斷和自動(dòng)保護(hù)等功能。此外，我們采用比普通UART速度快得多的USB來(lái)實(shí)現(xiàn)上位計(jì)算機(jī)．與下位控制器之間的數(shù)據(jù)通信，這樣既保證了兩者之間連接方便，又有效的提高了控制系統(tǒng)的通信速度和可靠性。機(jī)器人系統(tǒng)的軟件設(shè)計(jì)包括兩個(gè)部分：一是采用VC++實(shí)現(xiàn)的上位監(jiān)控軟件系統(tǒng)，它主要負(fù)責(zé)機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算，同時(shí)完成用戶與機(jī)器人系統(tǒng)之間的信息交互；二是采用C語(yǔ)言實(shí)現(xiàn)的下位DSP控制程序，它主要負(fù)責(zé)接收上位監(jiān)控系統(tǒng)或者下位控制箱發(fā)送的控制信號(hào)，實(shí)現(xiàn)對(duì)機(jī)器人的實(shí)時(shí)驅(qū)動(dòng)，同時(shí)還能夠?qū)崟r(shí)的向上位監(jiān)控系統(tǒng)或者下位控制箱反饋機(jī)器人的當(dāng)前狀態(tài)信息。研究開(kāi)發(fā)出來(lái)的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人控制器具有控制實(shí)時(shí)性好、定位精度高、運(yùn)行穩(wěn)定可靠的特點(diǎn)，它允許用戶通過(guò)上位控制計(jì)算機(jī)實(shí)現(xiàn)對(duì)機(jī)器人的各種設(shè)定作業(yè)的控制，也可以讓用戶通過(guò)機(jī)器人控制箱現(xiàn)場(chǎng)對(duì)機(jī)器人進(jìn)行回零、示教等各項(xiàng)操作。

標(biāo)簽： FPGA DSP 實(shí)驗(yàn)室機(jī)器人控制器

上傳時(shí)間： 2013-06-11

上傳用戶：edisonfather
基于ARMLinuz平臺(tái)的SNMP圖形化監(jiān)控

Internet的快速發(fā)展以及網(wǎng)絡(luò)規(guī)模的迅速增長(zhǎng)，使得對(duì)網(wǎng)絡(luò)管理的需求變得越來(lái)越重要。這就要求對(duì)網(wǎng)絡(luò)中所有設(shè)備及協(xié)議進(jìn)行管理。而當(dāng)今網(wǎng)絡(luò)管理方式的發(fā)展趨勢(shì)是更加智能化、自動(dòng)化。這就需要由網(wǎng)絡(luò)管理軟件來(lái)更大限度的減少網(wǎng)絡(luò)管理員工作量，使網(wǎng)絡(luò)管理員的工作從繁雜的管理網(wǎng)絡(luò)操作轉(zhuǎn)變到管理網(wǎng)絡(luò)工具。 SNMP（簡(jiǎn)單網(wǎng)絡(luò)管理協(xié)議）協(xié)議由于其易于實(shí)現(xiàn)和廣泛的TCP/IP應(yīng)用基礎(chǔ)而獲得廠商的支持。而開(kāi)源的NetSNMP軟件的跨平臺(tái)特性，使其在網(wǎng)絡(luò)設(shè)備中得到了廣泛應(yīng)用。但以前基于SNMP的網(wǎng)絡(luò)管理通常都是通過(guò)命令行或簡(jiǎn)單的網(wǎng)絡(luò)管理工具，管理操作起來(lái)比較繁瑣，而且收集到的結(jié)果比較抽象。AdventNet公司出品的Opmanager軟件不僅擁有對(duì)SNMP監(jiān)控?cái)?shù)據(jù)強(qiáng)大的圖形圖表生成能力，而且簡(jiǎn)單易用。與NetSNMP結(jié)合，可以很好的實(shí)現(xiàn)企業(yè)級(jí)的網(wǎng)絡(luò)管理功能。因此本文選用Opmanager網(wǎng)絡(luò)管理軟件實(shí)現(xiàn)了基于嵌入式Linux平臺(tái)的SNMP圖形化監(jiān)控。首先介紹了SNMP協(xié)議，包括SNMP協(xié)議的概述和SNMP協(xié)議的規(guī)范。其次構(gòu)建了基于ARM7和ARM9兩套嵌入式Linux開(kāi)發(fā)平臺(tái)，并在Linux PC上建立了它們的交叉編譯環(huán)境。再次把NetSNMP代理程序分別移植到了這兩套ARM平臺(tái)，并對(duì)移植的程序進(jìn)行裁減和優(yōu)化使其適合在嵌入式設(shè)備上運(yùn)行。最后通過(guò)Opmanager網(wǎng)絡(luò)管理軟件實(shí)現(xiàn)了對(duì)嵌入式設(shè)備的圖形化監(jiān)控，并在此基礎(chǔ)上拓展了自定義的監(jiān)控項(xiàng)使Opmanager管理軟件能輪詢到它們并生成實(shí)時(shí)的圖形。最后Opmanager在快照主頁(yè)面將它們定義為主視圖，在主窗口顯示出來(lái)。

標(biāo)簽： ARMLinuz SNMP 圖形化監(jiān)控

上傳時(shí)間： 2013-08-02

上傳用戶：asdfasdfd
基于ARM和uClinux的紙幣識(shí)別系統(tǒng)實(shí)時(shí)性改進(jìn)

現(xiàn)階段，中國(guó)的自動(dòng)售貨行業(yè)蓬勃發(fā)展。作為自動(dòng)服務(wù)的核心部件，基于單片機(jī)的紙幣識(shí)別系統(tǒng)已經(jīng)越來(lái)越不能滿足市場(chǎng)需求。本文對(duì)基于uClinux操作系統(tǒng)和S3C4510B的紙幣識(shí)別系統(tǒng)的各個(gè)方面進(jìn)行了研究。研究表明，紙幣識(shí)別系統(tǒng)要求能滿足硬實(shí)時(shí)性，但uClinux操作系統(tǒng)的實(shí)時(shí)性不強(qiáng)。由于uClinux功能強(qiáng)大，免費(fèi)且資源豐富，如能成功改進(jìn)本紙幣識(shí)別系統(tǒng)的實(shí)時(shí)性，紙幣識(shí)別系統(tǒng)將在成本，性能和功能性等方面有更大的優(yōu)勢(shì)，所以對(duì)實(shí)時(shí)性進(jìn)行改進(jìn)將非常有意義。在本紙幣識(shí)別系統(tǒng)中，紙幣特征采集子系統(tǒng)對(duì)實(shí)時(shí)性要求很高，需要滿足硬實(shí)時(shí)的要求，所以是否能滿足該子系統(tǒng)的實(shí)時(shí)性的要求，將是本紙幣識(shí)別系統(tǒng)能否很好工作的關(guān)鍵所在。通過(guò)對(duì)當(dāng)前多種uClinux實(shí)時(shí)性改進(jìn)方案進(jìn)行了解和研究，參考了RTAI和RTLinux的工作原理，提出了基于uClinux操作系統(tǒng)和S3C4510B的紙幣識(shí)別系統(tǒng)的實(shí)時(shí)性改進(jìn)方案。紙幣特征采集子系統(tǒng)主要依靠碼盤(pán)光耦產(chǎn)生的反饋信號(hào)生成硬件中斷，然后通過(guò)處理該中斷，實(shí)現(xiàn)對(duì)紙幣特征的采集。在本文提出的方案中，為了提高系統(tǒng)對(duì)硬件中斷的反應(yīng)速度，避開(kāi)uClinux對(duì)中斷的慢處理，在操作系統(tǒng)與硬件之間建立了一個(gè)特殊的硬件抽象層來(lái)管理中斷，并將紙幣特征采集功能與操作系統(tǒng)剝離，放入一個(gè)單獨(dú)的處理單元。通過(guò)這樣的處理，使得中斷產(chǎn)生時(shí)，硬件抽象層暫停uClinux操作系統(tǒng)的運(yùn)行，直接將中斷交由紙幣特征采集處理單元處理，實(shí)時(shí)的完成紙幣特征數(shù)據(jù)的采集。

標(biāo)簽： uClinux ARM 識(shí)別系統(tǒng) 實(shí)時(shí)性

上傳時(shí)間： 2013-05-24

上傳用戶：shenlan
基于ARM平臺(tái)的GDB遠(yuǎn)程調(diào)試環(huán)境的研究與移植

嵌入式系統(tǒng)開(kāi)發(fā)工具在開(kāi)發(fā)過(guò)程中所起的作用日益突出，相關(guān)研究、技術(shù)也隨之不斷更新。隨著硬件性能不斷提升，很多智能家電、智能手機(jī)、甚至高端游戲機(jī)都采用了嵌入式系統(tǒng)作為平臺(tái)進(jìn)行開(kāi)發(fā)。作為嵌入式開(kāi)發(fā)的關(guān)鍵，調(diào)試環(huán)節(jié)成為嵌入式系統(tǒng)研發(fā)的主要瓶頸。在嵌入式硬件性能不斷提升的同時(shí)，嵌入式軟件規(guī)模也不斷擴(kuò)大，因此調(diào)試難度也與日俱增。本文首先簡(jiǎn)要說(shuō)明了嵌入式軟件的開(kāi)發(fā)過(guò)程，回顧嵌入式交叉調(diào)試技術(shù)發(fā)展的各種技術(shù)。然后分析調(diào)試器整個(gè)框架和核心，介紹了調(diào)試器相關(guān)理論和設(shè)計(jì)思想，并分別研究、對(duì)比幾種調(diào)試技術(shù)實(shí)現(xiàn)途徑和方法，并對(duì)調(diào)試器中關(guān)鍵流程進(jìn)行詳細(xì)闡述。然后，針對(duì)GDB所提供i386和SPARC架構(gòu)下遠(yuǎn)程調(diào)試環(huán)境代碼進(jìn)行分析，抽象出調(diào)試樁GDB進(jìn)行遠(yuǎn)程調(diào)試的核心流程，并根據(jù)具體硬件平臺(tái)差異在ARM處理器上進(jìn)行代碼和遠(yuǎn)程調(diào)試協(xié)議移植。本文編寫(xiě)過(guò)程中所使用的硬件平臺(tái)是由使用ARM7處理器的S3C4510b開(kāi)發(fā)板。進(jìn)入測(cè)試階段，又在S3C4480開(kāi)發(fā)板上進(jìn)行了測(cè)試，對(duì)這套模式的可用性進(jìn)行了驗(yàn)證。

標(biāo)簽： ARM GDB 遠(yuǎn)程調(diào)試環(huán)境

上傳時(shí)間： 2013-08-04

上傳用戶：huyiming139
四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人控制器的研制

在機(jī)器人學(xué)的研究領(lǐng)域中，如何有效地提高機(jī)器人控制系統(tǒng)的控制性能始終是研究學(xué)者十分關(guān)注的一個(gè)重要內(nèi)容。在分析了工業(yè)機(jī)器人的發(fā)展歷程和機(jī)器人控制系統(tǒng)的研究現(xiàn)狀后，本論文的主要目標(biāo)是針對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人特有的機(jī)械結(jié)構(gòu)和數(shù)學(xué)模型，建立一個(gè)新型全數(shù)字的基于DSP和FPGA的機(jī)器人位置伺服控制系統(tǒng)的軟、硬件平臺(tái)，實(shí)現(xiàn)對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的精確控制。本論文從實(shí)際情況出發(fā)，首先分析了所研究的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的本體結(jié)構(gòu)，并對(duì)其抽象簡(jiǎn)化得到了它的運(yùn)動(dòng)學(xué)數(shù)學(xué)模型。在明確了實(shí)現(xiàn)機(jī)器人精確位置伺服控制的控制原理后，我們對(duì)機(jī)器人控制系統(tǒng)的諸多可行性方案進(jìn)行了充分論證，并最終決定采用了三級(jí)CPU控制的控制體系結(jié)構(gòu)：第一級(jí)CPU為上位計(jì)算機(jī)，它實(shí)現(xiàn)對(duì)機(jī)器人的系統(tǒng)管理、協(xié)調(diào)控制以及完成機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算；第二級(jí)CPU為高性能的DSP處理器，它輔之以具有高速并行處理能力的FPGA芯片，實(shí)現(xiàn)了對(duì)機(jī)器人多個(gè)關(guān)節(jié)的高速并行驅(qū)動(dòng)；第三級(jí)CPU為交流伺服驅(qū)動(dòng)處理器，它實(shí)現(xiàn)了機(jī)器人關(guān)節(jié)伺服電機(jī)的精確三閉環(huán)誤差驅(qū)動(dòng)控制，以及電機(jī)的故障診斷和自動(dòng)保護(hù)等功能。此外，我們采用比普通UART速度快得多的USB來(lái)實(shí)現(xiàn)上位計(jì)算機(jī)．與下位控制器之間的數(shù)據(jù)通信，這樣既保證了兩者之間連接方便，又有效的提高了控制系統(tǒng)的通信速度和可靠性。機(jī)器人系統(tǒng)的軟件設(shè)計(jì)包括兩個(gè)部分：一是采用VC++實(shí)現(xiàn)的上位監(jiān)控軟件系統(tǒng)，它主要負(fù)責(zé)機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算，同時(shí)完成用戶與機(jī)器人系統(tǒng)之間的信息交互；二是采用C語(yǔ)言實(shí)現(xiàn)的下位DSP控制程序，它主要負(fù)責(zé)接收上位監(jiān)控系統(tǒng)或者下位控制箱發(fā)送的控制信號(hào)，實(shí)現(xiàn)對(duì)機(jī)器人的實(shí)時(shí)驅(qū)動(dòng)，同時(shí)還能夠?qū)崟r(shí)的向上位監(jiān)控系統(tǒng)或者下位控制箱反饋機(jī)器人的當(dāng)前狀態(tài)信息。研究開(kāi)發(fā)出來(lái)的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人控制器具有控制實(shí)時(shí)性好、定位精度高、運(yùn)行穩(wěn)定可靠的特點(diǎn)，它允許用戶通過(guò)上位控制計(jì)算機(jī)實(shí)現(xiàn)對(duì)機(jī)器人的各種設(shè)定作業(yè)的控制，也可以讓用戶通過(guò)機(jī)器人控制箱現(xiàn)場(chǎng)對(duì)機(jī)器人進(jìn)行回零、示教等各項(xiàng)操作。

標(biāo)簽： 實(shí)驗(yàn)室機(jī)器人控制器

上傳時(shí)間： 2013-04-24

上傳用戶：極客
計(jì)算機(jī)組成實(shí)驗(yàn)平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)

《計(jì)算機(jī)組成原理》是計(jì)算機(jī)系的一門(mén)核心課程。但是它涉及的知識(shí)面非常廣，內(nèi)容包括中央處理器、指令系統(tǒng)、存儲(chǔ)系統(tǒng)、總線和輸入輸出系統(tǒng)等方面，學(xué)生在學(xué)習(xí)該課程時(shí)，普遍覺(jué)得內(nèi)容抽象難于理解。但借助于該計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)，學(xué)生通過(guò)實(shí)驗(yàn)環(huán)節(jié)，可以進(jìn)一步融會(huì)貫通學(xué)習(xí)內(nèi)容，掌握計(jì)算機(jī)各模塊的工作原理，相互關(guān)系的來(lái)龍去脈。為了增強(qiáng)實(shí)驗(yàn)系統(tǒng)的功能，提高系統(tǒng)的靈活性，降低實(shí)驗(yàn)成本，我們采用FPGA芯片技術(shù)來(lái)徹底更新現(xiàn)有的計(jì)算器組成原理實(shí)驗(yàn)平臺(tái)。該技術(shù)可根據(jù)用戶要求為芯片加載由VHDL語(yǔ)言所編寫(xiě)出的不同的硬件邏輯，F(xiàn)PGA芯片具有重復(fù)編程能力，使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統(tǒng)設(shè)計(jì)概念，使實(shí)驗(yàn)系統(tǒng)具有極強(qiáng)的靈活性和適應(yīng)性。它不僅使該系統(tǒng)性能的改進(jìn)和擴(kuò)充變得十分簡(jiǎn)易和方便，而且使學(xué)生自己設(shè)計(jì)不同的實(shí)驗(yàn)變?yōu)榭赡堋Ｓ?jì)算機(jī)組成原理實(shí)驗(yàn)的最終目的是讓學(xué)生能夠設(shè)計(jì)CPU，但首先，學(xué)生必須知道CPU的各個(gè)功能部件是如何工作，以及相互之間是如何配合構(gòu)成CPU的。因此，我們必須先設(shè)計(jì)出一個(gè)教學(xué)用的以FPGA芯片為核心的硬件平臺(tái)，然后在此基礎(chǔ)上開(kāi)發(fā)出VHDL部件庫(kù)及主要邏輯功能，并設(shè)計(jì)出一套實(shí)驗(yàn)。本文重點(diǎn)研究了基于FPGA芯片的VHDL硬件系統(tǒng)，由于VHDL的高標(biāo)準(zhǔn)化和硬件描述能力，現(xiàn)代CPU的主要功能如計(jì)算，存儲(chǔ)，I/O操作等均可由VHDL來(lái)實(shí)現(xiàn)。同時(shí)設(shè)計(jì)實(shí)驗(yàn)內(nèi)容，包括時(shí)序電路的組成及控制原理實(shí)驗(yàn)、八位運(yùn)算器的組成及復(fù)合運(yùn)算實(shí)驗(yàn)、存儲(chǔ)器實(shí)驗(yàn)、數(shù)據(jù)通路實(shí)驗(yàn)、浮點(diǎn)運(yùn)算器實(shí)驗(yàn)、多流水線處理器實(shí)驗(yàn)等，這些實(shí)驗(yàn)形成一個(gè)相互關(guān)聯(lián)的系統(tǒng)。每個(gè)實(shí)驗(yàn)先由教師講解原理及原理圖，學(xué)生根據(jù)教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學(xué)生實(shí)驗(yàn)實(shí)際上是編寫(xiě)VHDL，不需要寫(xiě)得很復(fù)雜，只要能調(diào)用接口，然后將程序燒入平臺(tái)，這樣既不會(huì)讓學(xué)生花太多的時(shí)間在畫(huà)電路圖上，又能讓學(xué)生更好的理解每個(gè)部件的工作原理和工作過(guò)程。論文首先研究分析了FPGA硬件實(shí)驗(yàn)平臺(tái)，即實(shí)驗(yàn)系統(tǒng)的硬件組成。系統(tǒng)采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據(jù)不同的實(shí)驗(yàn)要求，規(guī)劃不同實(shí)驗(yàn)控制邏輯。用戶可選擇不同的實(shí)驗(yàn)邏輯，通過(guò)把實(shí)驗(yàn)邏輯下載到FPGA芯片中構(gòu)成自己的實(shí)驗(yàn)平臺(tái)。其次，論文詳細(xì)的闡述了VHDL模塊化設(shè)計(jì)，如何運(yùn)用VHDL技術(shù)來(lái)依次實(shí)現(xiàn)CPU的各個(gè)功能部件。VHDL語(yǔ)言作為一種國(guó)際標(biāo)準(zhǔn)化的硬件描述語(yǔ)言，自1987年獲得IEEE批準(zhǔn)以來(lái)，經(jīng)過(guò)了1993年和2001年兩次修改，至今已被眾多的國(guó)際知名電子設(shè)計(jì)自動(dòng)化(EDA)工具研發(fā)商所采用，并隨同EDA設(shè)計(jì)工具一起廣泛地進(jìn)入了數(shù)字系統(tǒng)設(shè)計(jì)與研發(fā)領(lǐng)域，目前已成為電子業(yè)界普遍接受的一種硬件設(shè)計(jì)技術(shù)。再次，論文針對(duì)實(shí)驗(yàn)平臺(tái)中遇到的較為棘手的多流水線等問(wèn)題，也進(jìn)行了深入的闡述和剖析。學(xué)生需要什么樣的實(shí)驗(yàn)條件，實(shí)驗(yàn)內(nèi)容及步驟才能了解當(dāng)今CPU所采用的核心技術(shù)，才能掌握CPU的設(shè)計(jì)，運(yùn)行原理。另外，本論文的背景是需要學(xué)生熟悉基本的VHDL知識(shí)或技能，因?yàn)閷?shí)驗(yàn)是在編寫(xiě)VHDL代碼的前提下完成的。本文在基于實(shí)驗(yàn)室的環(huán)境下，基本上較為完整的實(shí)現(xiàn)了一個(gè)基于FPGA的實(shí)驗(yàn)平臺(tái)方案。在此基礎(chǔ)上，進(jìn)行了部分功能的測(cè)試和部分性能方面的分析。本論文的研究，為FPGA在實(shí)際系統(tǒng)中的應(yīng)用提供研究思路和參考方案。論文的研究結(jié)果將對(duì)FPGA與VHDL標(biāo)準(zhǔn)的進(jìn)一步發(fā)展具有重要的理論和現(xiàn)實(shí)意義。

標(biāo)簽： 計(jì)算機(jī)組成實(shí)驗(yàn)

上傳時(shí)間： 2013-04-24

上傳用戶：小強(qiáng)mmmm
Libero IDE 8.60

Actel Corporation Libero 集成設(shè)計(jì)環(huán)境(IDE) 為 FPGA 設(shè)計(jì)。新版本提供 SmartDesign, 使用戶設(shè)計(jì)在一個(gè)更高的水平抽象。新工具隨員支持所有Actel 的FPGAs, 包括并且基于閃光的, 低功率ProASIC3 和5 微瓦特Actel 園屋頂?shù)男∥軫PGAs, 單片Actel 融合PSC (可編程序的系統(tǒng)芯片)

標(biāo)簽： Libero 8.60 IDE

上傳時(shí)間： 2013-07-11

上傳用戶：zhichenglu