欧美日韩国产精品一区二区亚洲 ,一本久久精品一区二区,欧美精品18videos性欧

指令地址

基于FPGA的計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)的設(shè)計(jì)與仿真.rar

“計(jì)算機(jī)組成原理”是計(jì)算機(jī)專業(yè)的一門核心課程。傳統(tǒng)的計(jì)算機(jī)組成原理實(shí)驗(yàn)是在指令格式、尋址方式、運(yùn)算器、控制器、存儲(chǔ)器等都相對(duì)固定的情況下進(jìn)行，學(xué)生主要進(jìn)行功能實(shí)現(xiàn)和驗(yàn)證，缺少自主設(shè)計(jì)和創(chuàng)新過(guò)程。為改變這種狀況，須更新現(xiàn)有的計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)。采用FPGA芯片作為載體，使用EDA開(kāi)發(fā)工具，用硬件描述語(yǔ)言實(shí)現(xiàn)不同的硬件邏輯，再與硬件的輸入輸出接口線路相連，最終組成一臺(tái)可用于組成實(shí)驗(yàn)教學(xué)的完整計(jì)算機(jī)系統(tǒng)。這期間學(xué)生將掌握組成原理實(shí)驗(yàn)系統(tǒng)的各個(gè)部件的功能及其相互之間如何協(xié)作。本實(shí)驗(yàn)系統(tǒng)能夠讓學(xué)生完成有關(guān)計(jì)算機(jī)組成原理的部件實(shí)驗(yàn)和整機(jī)實(shí)驗(yàn)：部件實(shí)驗(yàn)包括加法器、乘法器、除法器、算術(shù)邏輯運(yùn)算單元、控制器、存儲(chǔ)器等；整機(jī)實(shí)驗(yàn)可以獨(dú)立實(shí)現(xiàn)各部件的功能描述。該系統(tǒng)能夠幫助學(xué)生鞏固課堂知識(shí)并增強(qiáng)設(shè)計(jì)能力。為實(shí)現(xiàn)上述目的，依據(jù)EDA技術(shù)的開(kāi)發(fā)流程和方法，建立了一個(gè)完整的體系，其中包括控制模塊、內(nèi)存模塊、運(yùn)算器模塊、通用寄存器組及其控制部件、程序計(jì)數(shù)器、地址寄存器、指令寄存器、時(shí)序部件、數(shù)據(jù)控制部件、狀態(tài)值控制部件，以及為幫學(xué)生調(diào)試而專門設(shè)計(jì)的輸出觀察部件。在Quartus Ⅱ開(kāi)發(fā)環(huán)境下，使用Altera公司FPGA芯片，采用VHDL，語(yǔ)言設(shè)計(jì)并實(shí)現(xiàn)了上述模塊。經(jīng)過(guò)仿真測(cè)試，所實(shí)現(xiàn)的各功能模塊作為獨(dú)立部件時(shí)能完成各自功能：而將這些部件組合起來(lái)的整機(jī)系統(tǒng)，可以執(zhí)行程序段和進(jìn)行各種運(yùn)算處理，達(dá)到了設(shè)計(jì)要求。

標(biāo)簽： FPGA 計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)

上傳時(shí)間： 2013-06-01

上傳用戶：hebmuljb
基于NiosⅡ的FPGACPU調(diào)試技術(shù)研究.rar

本文研究了基于Nios Ⅱ的FPGA-CPU調(diào)試技術(shù)。論文研究了NiosⅡ嵌入式軟核處理器的特性；實(shí)現(xiàn)了以Nios Ⅱ嵌入式處理器為核心的FPGA-CPU調(diào)試系統(tǒng)的軟、硬件設(shè)計(jì)；對(duì)兩種不同類型的FPGA-CPU進(jìn)行了實(shí)際調(diào)試，對(duì)實(shí)驗(yàn)數(shù)據(jù)進(jìn)行了分析。在硬件方面，為了控制和檢測(cè)FPGA-CPU，設(shè)計(jì)并實(shí)現(xiàn)了FPGA-CPU的控制電路、FPGA-CPU的內(nèi)部通用寄存器組掃描電路、存儲(chǔ)器電路等；完成了各種外圍設(shè)備接口的設(shè)計(jì)；實(shí)現(xiàn)了調(diào)試系統(tǒng)的整體設(shè)計(jì)。在軟件方面，設(shè)計(jì)了調(diào)試監(jiān)控軟件，完成了對(duì)FPGA-CPU運(yùn)行的控制和信號(hào)狀態(tài)的監(jiān)測(cè)。這些信號(hào)包括地址和數(shù)據(jù)總線以及各種寄存器的數(shù)據(jù)等；實(shí)現(xiàn)了多種模式下的FPGA-CPU調(diào)試支持單時(shí)鐘調(diào)試、單步調(diào)試和軟件斷點(diǎn)多種調(diào)試模式。此外，設(shè)計(jì)了專用的編譯軟件，實(shí)現(xiàn)了基于不同指令系統(tǒng)的偽匯編程序編譯，提高了調(diào)試效率。本文作者在實(shí)現(xiàn)了FPGA-CPU調(diào)試系統(tǒng)基礎(chǔ)上，對(duì)兩種指令系統(tǒng)不同、結(jié)構(gòu)迥異的FPGA-CPU進(jìn)行實(shí)際調(diào)試。調(diào)試結(jié)果表明，這種基于IP核的可復(fù)用設(shè)計(jì)技術(shù)，能夠在一個(gè)FPGA芯片內(nèi)實(shí)現(xiàn)調(diào)試系統(tǒng)和FPGA-CPU的無(wú)縫連接，能夠有效地調(diào)試FPGA-CPU。

標(biāo)簽： FPGACPU Nios 調(diào)試

上傳時(shí)間： 2013-08-04

上傳用戶：zhch602
基于FPGA的MCS51核的VHDL語(yǔ)言設(shè)計(jì)與實(shí)現(xiàn).rar

本文以研究嵌入式微處理器為主，自主地設(shè)計(jì)了能夠運(yùn)行MCS-51系列單片機(jī)指令的MCU系統(tǒng)。系統(tǒng)采用了VHDL 語(yǔ)言與原理框圖的綜合設(shè)計(jì)方法，并且在Altera公司的FPGA上通過(guò)驗(yàn)證。論文深入地研究了微處理器的指令系統(tǒng)和數(shù)據(jù)地址通路，采用VHDL 語(yǔ)言完成了取指單元，指令譯碼器單元，存儲(chǔ)器單元和邏輯運(yùn)算單元的電路模塊的設(shè)計(jì)與實(shí)現(xiàn)；研究了控制單元的實(shí)現(xiàn)方法和基于全局狀態(tài)機(jī)的設(shè)計(jì)理論，采用硬件描述語(yǔ)言完成了對(duì)各個(gè)控制線的相關(guān)設(shè)計(jì)與實(shí)現(xiàn)。論文通過(guò)原理示意圖和示例代碼的演示，著重介紹了指令譯碼器的實(shí)現(xiàn)方式，基于此種方式形成的譯碼電路還能夠?qū)崿F(xiàn)更為復(fù)雜的CISC指令。本系統(tǒng)采用分模塊的設(shè)計(jì)方式，把具有相同功能的邏輯電路集中到一個(gè)框圖里，使得系統(tǒng)的可移植性大大地提高。系統(tǒng)還采用層次框圖的設(shè)計(jì)方式，把明顯地具有主從關(guān)系的電路放在不同的層次里，這也使得系統(tǒng)模塊功能的可擴(kuò)展性大大地增強(qiáng)。內(nèi)部邏輯共分為數(shù)據(jù)存儲(chǔ)器模塊；程序存儲(chǔ)器模塊；時(shí)序控制模塊；特殊功能寄存器模塊和Core核心模塊這五個(gè)部分，文中對(duì)各個(gè)模塊的設(shè)計(jì)作了詳細(xì)的介紹。本文在最后對(duì)已實(shí)現(xiàn)的部分典型指令進(jìn)行了邏輯仿真測(cè)試，測(cè)試結(jié)果表明，本文所設(shè)計(jì)的MCU系統(tǒng)能夠如預(yù)期地執(zhí)行相應(yīng)的指令。在指令執(zhí)行的過(guò)程中，相應(yīng)寄存器和總線上的值也均符合設(shè)計(jì)要求，實(shí)現(xiàn)了設(shè)計(jì)目標(biāo)。

標(biāo)簽： FPGA VHDL MCS

上傳時(shí)間： 2013-05-20

上傳用戶：2525775
SIM300的AT指令

SIMCOM公司的SIM300的AT指令中文翻譯

標(biāo)簽： SIM 300 AT指令

上傳時(shí)間： 2013-06-08

上傳用戶：wlyang
基于ARM的嵌入式安防系統(tǒng)的研究與設(shè)計(jì)

目前嵌入式系統(tǒng)在工業(yè)控制和智能家電方面運(yùn)用地越來(lái)越廣泛，嵌入式系統(tǒng)應(yīng)用于安防報(bào)警產(chǎn)品，使安防報(bào)警產(chǎn)品越來(lái)越智能化。未來(lái)產(chǎn)品技術(shù)將朝著數(shù)字化、無(wú)線化、集成化方向發(fā)展，因此本文設(shè)計(jì)了一個(gè)基于嵌入式系統(tǒng)的安防報(bào)警器。嵌入式防盜報(bào)警系統(tǒng)，由可編程主機(jī)、遙控器、各種防盜、防搶探測(cè)器組成，可通過(guò)局域網(wǎng)與小區(qū)的監(jiān)控中心連接，組成一套有線安全防范網(wǎng)絡(luò)。一旦發(fā)生情況，能把報(bào)警信息通過(guò)通訊網(wǎng)絡(luò)瞬間遠(yuǎn)程傳輸?shù)接脩粼O(shè)定的電話、手機(jī)、傳呼機(jī)。同時(shí)向監(jiān)控中心報(bào)告，監(jiān)控中心電腦確定發(fā)生警情的地址，及時(shí)調(diào)動(dòng)人員作出快速處理。本文設(shè)計(jì)以32位ARM920T處理器s3C2410A為主控芯片，操作系統(tǒng)采用嵌入式LINUX操作系統(tǒng)。本文詳細(xì)闡述一下幾點(diǎn)：（1）研究了GSM MODEM的數(shù)據(jù)傳輸?shù)奶攸c(diǎn)和工作原理，熟悉控制短信貓的AT指令；分析了煙霧、防盜、煤氣等傳感器的性能指標(biāo)和門限數(shù)據(jù)。為下面的系統(tǒng)的設(shè)計(jì)與研究提供了必要的理論基礎(chǔ)。（2）建立硬件開(kāi)發(fā)平臺(tái)，對(duì)ARM處理器平臺(tái)的集成功能進(jìn)行了研究。其中重點(diǎn)研究了ARMS3C2410處理器，對(duì)其性能進(jìn)行了分析；對(duì)處理器的內(nèi)存設(shè)計(jì)進(jìn)行的分析；對(duì)所應(yīng)用的串口電路進(jìn)行了詳細(xì)的研究。（3）采用了嵌入式Linux系統(tǒng)作為操作系統(tǒng)，對(duì)Linux系統(tǒng)的內(nèi)核和文件系統(tǒng)作了進(jìn)一步的研究。詳細(xì)研究了Linux系統(tǒng)的bootloader的功能以及它的編譯與燒寫(xiě)；Linux內(nèi)核的剪切、編譯和燒寫(xiě)；Linux文件系統(tǒng)的編譯與燒寫(xiě)；加載Linux各種服務(wù)，比如NFS協(xié)議服務(wù)。為系統(tǒng)開(kāi)發(fā)搭建了軟件平臺(tái)。（4）ARM處理器與GSM MODEM通過(guò)串口進(jìn)行數(shù)據(jù)傳輸?shù)能浖O(shè)計(jì)；ARM處理器與監(jiān)控中心的網(wǎng)絡(luò)傳輸?shù)能浖O(shè)計(jì)。本系統(tǒng)實(shí)現(xiàn)了Linux系統(tǒng)串口和網(wǎng)口進(jìn)行數(shù)據(jù)的傳輸，并對(duì)系統(tǒng)性能進(jìn)行了測(cè)試，測(cè)試表明平臺(tái)達(dá)到設(shè)計(jì)要求，性能穩(wěn)定。

標(biāo)簽： ARM 嵌入式安防系統(tǒng)

上傳時(shí)間： 2013-04-24

上傳用戶：cy1109
自定制Nios處理器的FFT算法指令

本文深入研究了Nios 自定制指令的軟硬件接口，基于Altera 的IP 核FFT V2.2.0實(shí)現(xiàn)了變換長(zhǎng)度為1024 點(diǎn)的高速?gòu)?fù)數(shù)FFT 算法，提出了一種在Nios 嵌入式系統(tǒng)中定制用戶FFT 算

標(biāo)簽： Nios FFT 定制處理器

上傳時(shí)間： 2013-04-24

上傳用戶：hfmm633
ARM指令集仿真器的設(shè)計(jì)與實(shí)現(xiàn).pdf

指令集仿真器是目前嵌入式系統(tǒng)研究中一個(gè)極其重要的領(lǐng)域，一個(gè)靈活高效且準(zhǔn)確度高的仿真器不僅可以實(shí)現(xiàn)對(duì)嵌入式系統(tǒng)硬件環(huán)境的仿真，而且是現(xiàn)代微處理器結(jié)構(gòu)設(shè)計(jì)過(guò)程中性能評(píng)估的重要工具. 仿真器的性能已經(jīng)成為影響整個(gè)設(shè)計(jì)效率的重要因素，在現(xiàn)有的指令集仿真技術(shù)中，編譯型仿真技術(shù)雖然可以獲得高的仿真速度，但其對(duì)應(yīng)用的假設(shè)過(guò)于嚴(yán)格，限制了其在商業(yè)領(lǐng)域中的應(yīng)用；解釋型仿真器雖被普遍使用，但其缺點(diǎn)也很明顯，由于模擬過(guò)程中需要耗費(fèi)大量時(shí)間用于指令譯碼，解釋型模擬器速度往往很有限，使用性能較低。由此可見(jiàn)，如何減少仿真過(guò)程中的指令譯碼時(shí)間，是提高仿真器的性能的關(guān)鍵。本文旨在提出一個(gè)指令集仿真器的原型，重點(diǎn)解決指令解碼過(guò)程中的速度瓶頸，在其基礎(chǔ)可以進(jìn)行擴(kuò)充和改進(jìn)，以適應(yīng)不同硬件平臺(tái)的需要。文章首先從ARM指令集的指令功能和編碼格式入手，通過(guò)分析和比較找出了一般常用指令的編碼和實(shí)現(xiàn)規(guī)律，并在此基礎(chǔ)上進(jìn)行了高級(jí)語(yǔ)言的描述，其后提出了改進(jìn)版解釋型指令集仿真器的設(shè)計(jì)方案，包括為提高仿真器性能，減少譯碼時(shí)間，創(chuàng)新性的在流程設(shè)計(jì)中加入了預(yù)解碼的步驟，同時(shí)用自己設(shè)計(jì)的壓縮算法解決了因預(yù)解碼產(chǎn)生大量譯碼信息而帶來(lái)的內(nèi)存過(guò)度消耗難題。接下來(lái)，描述了仿真器的實(shí)現(xiàn)，包括指令的取指、譯碼、執(zhí)行等基本功能，并著重描述了如何通過(guò)劃分存儲(chǔ)域和存儲(chǔ)塊的方式模擬真實(shí)存儲(chǔ)器的讀寫(xiě)訪問(wèn)實(shí)現(xiàn)。另外，需要特別指出的是，針對(duì)仿真器中普遍存在的調(diào)試難問(wèn)題，本文從一線程序開(kāi)發(fā)人員的角度，在調(diào)試模塊的設(shè)計(jì)中除了斷點(diǎn)設(shè)置、程序暫停、恢復(fù)等基本功能外，還添加了各類監(jiān)視設(shè)備和程序跟蹤的功能，以期能提高本仿真器的實(shí)用性。在文章的結(jié)尾，提出了仿真器的驗(yàn)證方案，并按照該方案對(duì)仿真器進(jìn)行了功能和性能上的驗(yàn)證，最后對(duì)進(jìn)一步的工作進(jìn)行了展望。

標(biāo)簽： ARM 指令集仿真器

上傳時(shí)間： 2013-08-02

上傳用戶：宋桃子
基于ARM嵌入式系統(tǒng)的智能渦流探傷儀的研制

無(wú)線數(shù)據(jù)傳輸是指終端和監(jiān)控中心通過(guò)無(wú)線網(wǎng)絡(luò)的方式進(jìn)行數(shù)據(jù)通信。本文以ARM處理器S3C2440A為核心搭建硬件平臺(tái)，選用Linux作為嵌入式操作系統(tǒng)，實(shí)現(xiàn)了基于CDMA網(wǎng)絡(luò)的無(wú)線數(shù)據(jù)傳輸系統(tǒng)。系統(tǒng)以ARM920T微處理器芯片S3C2440A和CDMA模塊Q2438F為實(shí)現(xiàn)核心。論文首先研究了基于S3C2440A微處理器的嵌入式系統(tǒng)硬件平臺(tái)的架構(gòu)，詳細(xì)分析了ARM最小系統(tǒng)中各個(gè)功能組成模塊；然后建立了嵌入式系統(tǒng)開(kāi)發(fā)的arm-linux-gcc交叉編譯環(huán)境，重點(diǎn)研究了Bootloader和Linux內(nèi)核的配置與編譯，并且在硬件平臺(tái)上移植了Linux操作系統(tǒng)。在ARM嵌入式Linux開(kāi)發(fā)平臺(tái)上，研究了基于Video4Linux的USB攝像頭采集圖像的解決方案，即在Linux內(nèi)核中加載Video4Linux模塊，通過(guò)V4L模塊提供的編程接口，操作USB攝像頭設(shè)備文件/dev/video0，并且采用內(nèi)存映射方式截取視頻，完成了圖像采集的軟件設(shè)計(jì)。此外，論文還研究了在Linux環(huán)境下PPP協(xié)議撥號(hào)上網(wǎng)的實(shí)現(xiàn)方法，即通過(guò)AT指令初始化CDMA模塊，使之附在CDMA網(wǎng)絡(luò)上，通過(guò)編寫(xiě)腳本程序的方法建立PPP連接，獲得網(wǎng)絡(luò)運(yùn)營(yíng)商ISP動(dòng)態(tài)分配給數(shù)據(jù)傳輸終端的IP地址，從而實(shí)現(xiàn)了無(wú)線模塊撥號(hào)上網(wǎng)功能。在無(wú)線終端通過(guò)PPP撥號(hào)上網(wǎng)后，采用了客戶端/服務(wù)器端模式，運(yùn)行套接字(Socket)應(yīng)用程序，將設(shè)備采集到的圖像數(shù)據(jù)通過(guò)CDMA網(wǎng)絡(luò)后再經(jīng)過(guò)Internet傳送到監(jiān)控中心，實(shí)現(xiàn)了傳輸終端和監(jiān)控中心之間的數(shù)據(jù)的發(fā)送與接收。論文研究和實(shí)現(xiàn)的基于ARM嵌入式Linux和CDMA網(wǎng)絡(luò)的無(wú)線數(shù)據(jù)傳輸系統(tǒng)滿足設(shè)計(jì)要求，達(dá)到了預(yù)期目標(biāo)。終端內(nèi)嵌TCP/IP協(xié)議，可以通過(guò)CDMA網(wǎng)絡(luò)連接到互聯(lián)網(wǎng)，數(shù)據(jù)傳輸實(shí)時(shí)性強(qiáng)，為用戶提供透明的數(shù)據(jù)傳輸通道。相比于傳統(tǒng)的傳輸系統(tǒng)，它具有高可靠性、組網(wǎng)方便、可遠(yuǎn)程控制等特點(diǎn)，因此在電力自動(dòng)化、環(huán)保、交通監(jiān)控等領(lǐng)域有著廣泛的應(yīng)用，特別適用于移動(dòng)環(huán)境、難于布線的場(chǎng)所和邊遠(yuǎn)地區(qū)。

標(biāo)簽： ARM 嵌入式系統(tǒng) 儀的研制渦流

上傳時(shí)間： 2013-06-11

上傳用戶：gaojiao1999
復(fù)費(fèi)率CPU卡電能表ESAM及卡操作指令流程

復(fù)費(fèi)率CPU卡電能表ESAM及卡操作指令流程

標(biāo)簽： ESAM CPU 復(fù)費(fèi)率電能表

上傳時(shí)間： 2013-05-22

上傳用戶：xiaoxiang
基于FPGA的精簡(jiǎn)指令集計(jì)算機(jī)的研究與開(kāi)發(fā)

大規(guī)模可編程邏輯器件CPLD和FPGA是當(dāng)今應(yīng)用最廣泛的兩類可編程專用集成電路(ASIC),電子設(shè)計(jì)工程師用它可以在辦公室或?qū)嶒?yàn)室里設(shè)計(jì)出所需的專用集成電路,從而大大縮短了產(chǎn)品上市時(shí)間,降低了開(kāi)發(fā)成本.此外,可編程邏輯器件還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)系統(tǒng)重構(gòu)的特性,使得硬件的功能可以象軟件一樣通過(guò)編程來(lái)修改,這樣就極大地提高了電子系統(tǒng)設(shè)計(jì)的靈活性和通用性.該設(shè)計(jì)完成了在一片可編程邏輯器件上開(kāi)發(fā)簡(jiǎn)易計(jì)算機(jī)的設(shè)計(jì)任務(wù),將單片機(jī)與單片機(jī)外圍電路集成化,能夠輸入指令、執(zhí)行指令、輸出結(jié)果,具有在電子系統(tǒng)中應(yīng)用的普遍意義,另外,也可以用于計(jì)算機(jī)組成原理的教學(xué)試驗(yàn).該文第一章簡(jiǎn)要介紹了可編程ASIC和EDA技術(shù)的歷史、現(xiàn)狀、未來(lái)并對(duì)本課題作了簡(jiǎn)要陳述.第二章在芯片設(shè)計(jì)的兩種輸入法即原理圖輸入法和HDL輸入法之間做出比較,決定選用HDL輸入法.第三章描述了具體的設(shè)計(jì)過(guò)程和設(shè)計(jì)手段,首先將簡(jiǎn)易計(jì)算機(jī)劃分為運(yùn)算器、CPU控制器、存儲(chǔ)器、鍵盤接口和顯示接口以及系統(tǒng)控制器,然后再往下分為下層子模塊.輸入法的語(yǔ)言使用的是Verilog HDL,鑒于篇幅所限,源代碼部分不在論文之中.第四章對(duì)設(shè)計(jì)的綜合與實(shí)現(xiàn)做了總結(jié),給出了時(shí)序仿真波形圖.該文針對(duì)FPGA和RISC這兩大課題,對(duì)RISC在FPGA上的實(shí)現(xiàn)進(jìn)行了初淺的探索與嘗試.從計(jì)算機(jī)體系結(jié)構(gòu)入手,剖析了精簡(jiǎn)指令集計(jì)算機(jī)的原理,通過(guò)該設(shè)計(jì)的實(shí)踐對(duì)ASIC和EDA的設(shè)計(jì)潛力有了更進(jìn)一步的領(lǐng)悟.

標(biāo)簽： FPGA 指令集計(jì)算機(jī)

上傳時(shí)間： 2013-05-21

上傳用戶：hewenzhi

<s id="uemue"></s>