VIP專區-嵌入式/單片機編程源碼精選合集系列(104)資源包含以下內容:1. mips命令集詳解.2. 數碼相框原理圖,ZXDP-010 (8302+720).3. CBM2090單片8BIT 16BIT共板原理圖.4. 紅外線遙控是目前使用最廣泛的一種通信和遙控手段。由于紅外線遙控裝置具有體積小、功耗低、功能強、成本低等特點.5. 時間觸發嵌入式系統設計模式
使用8051系列微控制器開發可靠應用.6. 關于555時基電路原理以及應用的介紹說明.7. 一個關于s3c2410_LCD_640*480的驅動程序.8. ipod——touch攻略.9. SDMMC 源碼
SD、MMC卡的讀寫程序.10. 嵌入式試驗開發平臺簡介.11. Mobile phone MMI design reference..12. 我寫的stv2248 芯片的驅動程序.13. 應用于S60平臺的示例程序.14. YAFFS (Yet Another Flash File System) is now in its second generation and provides a fast robust fil.15. 關于h264的演示 內容不錯 希望大家喜歡..16. Michael Barr是Netrino公司的總裁兼創始人.17. 2006年軟考的嵌入式系統設計師考試題及答案.18. S3C2440開發板原理圖以及成品圖片.是硬件開發工程師的好參考資料.19. 一個可以實現嵌入式視頻監控系統的服務器軟件。.20. 一個可以實現嵌入式視頻監控系統的最新版客戶端軟件。.21. 東軟嵌入式高級C培訓(2007)).22. 最新的uffs,目前是1.1.2版本.23. NokiaSeries40Book1,介紹了40平臺的手機開發.24. 數控編程開發事例,對數控機床的直線和圓戶進行插補,.25. 用STR710控制串口及CC1100進行無線通信.26. 非常不錯的單片機開發板原理圖.27. s3c44b0bootloader分析.28. 以 DSpic30f4011為 SPI SLAVE的范例程式.29. 漢字與字符顯示函數。對于任一主函數.30. 最詳細最專業的MODBus協議介紹。
給MODBus總線開發的朋友們一些參考!.31. 本文較為詳細的介紹了雙CPU的C51系統設計中.32. c51的時鐘芯片讀寫函數.33. 本書介紹了PCI局部總線的基本概念,功能,操作規則和使用方法.34. Intel公司的閃存轉換層(Flash Translaion Layer)規范指導文件.35. h.261 player with running h.261,p24,h26 file.36. I2C接口協議.37. First of all we would like to thank God Almighty for giving us the strength and confidence in
pursi.38. 2008年最新出版Silverlight及Blend學習電子書教程合集.39. 利用VB與VC程式整合開發實現影像物體分類辨識的PLC輸送帶系統.40. 凌陽公司機sunplus1002在這個芯片下.
標簽:
光電子
上傳時間:
2013-06-25
上傳用戶:eeworm
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
標簽:
FPGA
可重構
通訊
糾錯
上傳時間:
2013-07-01
上傳用戶:myworkpost