<rt id="so2gi"></rt>
：嵌入式應用技術基礎教程1 第1章 嵌入式應用技術概述 第2章 嵌入式應用技術的硬件基礎 第3章 高級語言的串行通信編程 第4章 Freescale 08系列單片機概述 第5章 HC08 CPU與匯編基礎 第6章 通用I/O與第一個匯編程序 第7章 08C語言 第8章 串行通信接口SCI與串行外設接口SPI 第9章 鍵盤中斷模塊與A/D轉換模塊 第10章 定時接口模塊
上傳時間： 2013-05-23
上傳用戶：cx111111
一本很好的匯編語言教程，跟大家一起分享 課程介紹 第1章 預備知識 1.1 匯編語言的由來及其特點 1 機器語言 2 匯編語言 3 匯編程序 4 匯編語言的主要特點 5 匯編語言的使用領域 1.2 數據的表示和類型 1 數值數據的表示 2 非數值數據的表示 3 基本的數據類型 1.3 習題 第2章 CPU資源和存儲器 2.1 寄存器組 1 寄存器組 2 通用寄存器的作用 3 專用寄存器的作用 2.2 存儲器的管理模式 1 16位微機的內存管理模式 2 32位微機的內存管理模式 2.3 習題 第3章 操作數的尋址方式 3.1 立即尋址方式 3.2 寄存器尋址方式 3.3 直接尋址方式 3.4 寄存器間接尋址方式 3.5 寄存器相對尋址方式 3.6 基址加變址尋址方式 3.7 相對基址加變址尋址方式 3.8 32位地址的尋址方式 3.9 操作數尋址方式的小結 3.10 習題 第4章 標識符和表達式 4.1 標識符 4.2 簡單內存變量的定義 1 內存變量定義的一般形式 2 字節變量 3 字變量 4 雙字變量 5 六字節變量 6 八字節變量 7 十字節變量 4.3 調整偏移量偽指令 1 偶對齊偽指令 2 對齊偽指令 3 調整偏移量偽指令 4 偏移量計數器的值 4.4 復合內存變量的定義 1 重復說明符 2 結構類型的定義 3 聯合類型的定義 4 記錄類型的定義 5 數據類型的自定義 4.5 標號 4.6 內存變量和標號的屬性 1 段屬性操作符 2 偏移量屬性操作符 3 類型屬性操作符 4 長度屬性操作符 5 容量屬性操作符 6 強制屬性操作符 7 存儲單元別名操作符 4.7 表達式 1 進制偽指令 2 數值表達式 3 地址表達式 4.8 符號定義語句 1 等價語句 2 等號語句 3 符號名定義語句 4.9 習題 第5章 微機CPU的指令系統 5.1 匯編語言指令格式 1 指令格式 2 了解指令的幾個方面 5.2 指令系統 1 數據傳送指令 2 標志位操作指令 3 算術運算指令 4 邏輯運算指令 5 移位操作指令 6 位操作指令 7 比較運算指令 8 循環指令 9 轉移指令 10 條件設置字節指令 11 字符串操作指令 12 ASCII-BCD碼調整指令 13 處理器指令 5.3 習題 第6章 程序的基本結構 6.1 程序的基本組成 1 段的定義 2 段寄存器的說明語句 3 堆棧段的說明 4 源程序的結構 6.2 程序的基本結構 1 順序結構 2 分支結構 3 循環結構 6.3 段的基本屬性 1 對齊類型 2 組合類型 3 類別 4 段組 6.4 簡化的段定義 1 存儲模型說明偽指令 2 簡化段定義偽指令 3 簡化段段名的引用 6.5 源程序的輔助說明偽指令 1 模塊名定義偽指令 2 頁面定義偽指令 3 標題定義偽指令 4 子標題定義偽指令 6.6 習題 第7章 子程序和庫 7.1 子程序的定義 7.2 子程序的調用和返回指令 1 調用指令 2 返回指令 7.3 子程序的參數傳遞 1 寄存器傳遞參數 2 存儲單元傳遞參數 3 堆棧傳遞參數 7.4 寄存器的保護與恢復 7.5 子程序的完全定義 1 子程序完全定義格式 2 子程序的位距 3 子程序的語言類型 4 子程序的可見性 5 子程序的起始和結束操作 6 寄存器的保護和恢復 7 子程序的參數傳遞 8 子程序的原型說明 9 子程序的調用偽指令 10 局部變量的定義 7.6 子程序庫 1 建立庫文件命令 2 建立庫文件舉例 3 庫文件的應用 4 庫文件的好處 7.7 習題 第8章 輸入輸出和中斷 8.1 輸入輸出的基本概念 1 I/O端口地址 2 I/O指令 8.2 中斷 1 中斷的基本概念 2 中斷指令 3 中斷返回指令 4 中斷和子程序 8.3 中斷的分類 1 鍵盤輸入的中斷功能 2 屏幕顯示的中斷功能 3 打印輸出的中斷功能 4 串行通信口的中斷功能 5 鼠標的中斷功能 6 目錄和文件的中斷功能 7 內存管理的中斷功能 8 讀取和設置中斷向量 8.4 習題 第9章 宏 9.1 宏的定義和引用 1 宏的定義 2 宏的引用 3 宏的參數傳遞方式 4 宏的嵌套定義 5 宏與子程序的區別 9.2 宏參數的特殊運算符 1 連接運算符 2 字符串整體傳遞運算符 3 字符轉義運算符 4 計算表達式運算符 9.3 與宏有關的偽指令 1 局部標號偽指令 2 取消宏定義偽指令 3 中止宏擴展偽指令 9.4 重復匯編偽指令 1 偽指令REPT 2 偽指令IRP 3 偽指令IRPC 9.5 條件匯編偽指令 1 條件匯編偽指令的功能 2 條件匯編偽指令的舉例 9.6 宏的擴充 1 宏定義形式 2 重復偽指令REPEAT 3 循環偽指令WHILE 4 循環偽指令FOR 5 循環偽指令FORC 6 轉移偽指令GOTO 7 宏擴充的舉例 8 系統定義的宏 9.7 習題 第10章 應用程序的設計 10.1 字符串的處理程序 10.2 數據的分類統計程序 10.3 數據轉換程序 10.4 文件操作程序 10.5 動態數據的編程 10.6 COM文件的編程 10.7 駐留程序 10.8 程序段前綴及其應用 1 程序段前綴的字段含義 2 程序段前綴的應用 10.9 習題 第11章 數值運算協處理器 11.1 協處理器的數據格式 1 有符號整數 2 BCD碼數據 3 浮點數 11.2 協處理器的結構 11.3 協處理器的指令系統 1 操作符的命名規則 2 數據傳送指令 3 數學運算指令 4 比較運算指令 5 超越函數運算指令 6 常數操作指令 7 協處理器控制指令 11.4 協處理器的編程舉例 11.5 習題 第12章 匯編語言和C語言 12.1 匯編語言的嵌入 12.2 C語言程序的匯編輸出 12.3 一個具體的例子 12.4 習題 附錄
上傳時間： 2013-07-05
上傳用戶：hw1688888
快速傅立葉變換(FFT)技術是數字信號處理中的核心技術，它已廣泛應用于數字信號處理的各個領域，長期以來一直是一個重要的研究課題。近年來，專用數字信號處理器以其優化的硬件結構和優良的性能價格比為FFT的實現提供了一種有效的途徑，其中最具有代表性的是美國TI公司的TMS320系列DSP。 本文首先分析了常用FFT算法原理，并進行了算法的討論和比較，然后詳細論述了以浮點型DSP為核心的實現FFT算法的硬件平臺的設計。平臺的硬件電路主要包括數據采集部分、數據處理部分、數據存儲部分和數據顯示部分。其中采集部分采用12位高速的A/D轉換芯片MAX197，數據處理部分采用32位浮點型DSP芯片-TMS320VC33，數據存儲部分采用了大容量的FLASH芯片——K9F2808UOA，數據顯示部分采用PHILIPS公司的高亮度、寬視角的TFT彩色液晶顯示屏。 為了擴展系統的通信能力，通信接口我們選擇CAN總線。軟件部分選用了頻率抽取基2FFT、分裂基FFT和實序列FFT算法，用C語言進行編程。最后部分是進行軟硬件的聯合調試，并在此基礎上進行了FFT算法實現。 論文結尾以實際的實驗曲線分析驗證了算法的正確性，同時針對實驗中產生的誤差找出了原因，并提出了解決的方法。實驗結果表明采用浮點DSP實現FFT算法方便且有較高的實時性，可以應用到電力系統諧波分析、振動測試及鐵路檢測等各個領域。
上傳時間： 2013-04-24
上傳用戶：caixiaoxu26
本文介紹了基于軟PLC(Programmable Logic Controller，可編程控制器)的嵌入式技術起源和背景，綜述了基于軟PLC的嵌入式系統的關鍵技術和優點，最后介紹了其設計和實現的方法。 基于軟PLC的嵌入式系統的研究與實現分為開發系統和運行系統(又稱為虛擬機系統)。本文概述了開發系統，其運行于PC機的操作系統如Windows或者Linux等，為用戶提供一個大眾化的編程環境，它包含編輯器、編譯器、連接器、調試器和通信接口幾個部分。編輯界面友好，可以讓用戶方便的使用LD、ST和FBD三種語言編寫程序，編譯器和連接器將源程序文件編譯和連接成虛擬機系統可執行的目標代碼文件；分析了開發系統，其中詳細描述了編譯模塊的編制過程，實現了將指令表語言轉換為運行系統能夠識別的C/C++指令的功能；詳細地研究了梯形圖轉換為指令表語言，以及由指令表語言向梯形圖語言的算法和數據結構。調試器借助于虛擬機運行系統提供的服務可完成對應用程序的調試糾錯；討論了uCLinux操作系統和編譯調試技術，以及采用ModBus/TCP工業通信協議的通信接口用于開發系統和運行系統之間的通信。 另一方面，本文分析了虛擬機運行系統，它運行于安裝了uCLinux的ARM7平臺上，包括運行內核模塊、系統管理模塊和通信接口模塊。由于uCLinux沒有MMU和本身對實時性沒有什么要求，而針對基于軟PLC的嵌入式系統的研究與實現要求，本文在對其進行了uCLinux小型化研究的同時探討了雙內核實時性方案，解決了uCLinux實時性不足的問題。運行內核模塊調度和執行應用程序并管理時鐘。系統管理模塊管理系統狀態和內存。通信模塊用于開發系統及I/O設備通信。在此基礎上，對基于軟PLC的嵌入式系統的進行了設計與實現，并通過試驗將編譯的目標代碼傳遞到基于軟PLC的嵌入式運行系統中，實現了控制功能，驗證了生成目標代碼的正確性和開發系統的可行性，實現了編輯界面友好，系統開放，性價比較高的軟PLC嵌入式系統，達到了預期的目標，具有一定理論和應用價值。
上傳時間： 2013-04-24
上傳用戶：jiiszha
激光打標是指利用高能量密度的激光束在物件表面作永久性標刻。激光打標以其“打標速度快、性能穩定、打標質量好”等優勢，獲得了日益廣泛的應用。傳統的激光打標系統一般是基于ISA總線或PCI總線的，運動控制卡必須插在計算機的PCI插槽內，且不支持熱捅拔，影響了控制卡的穩定性；以單片機為主控制器的激光打標控制卡雖然成本低、運行可靠，但由于其運算速度慢、存儲容量有限，限制了它的應用范圍。 運動控制卡是激光打標系統的核心組成部分。本文設計了一種新型的基于USB總線，以FPGA為主控單元的振鏡掃描式激光打標控制卡，它利用了USB總線高速、穩定、易用和FPGA資源豐富、處理能力強、易擴展等優點，將PC機強大的信息處理能力與運動控制卡的運動控制能力相結合，具有信息處理能力強、開放程度高、使用方便的特點。 本文首先介紹了激光打標的原理，激光打標技術的發展現狀以及激光打標系統的組成結構。在對USB總線技術作了簡要介紹后，詳細討論了激光打標控制卡的硬件電路設計，包括USB接口電路，FPGA主控單元電路，D/A單元電路，存儲器電路，I/O接口電路等。接著對USB接口單元的固件程序和FPGA中USB接口功能模塊、D/A寫控制功能模塊和SRAM讀寫控制功能模塊的程序做了詳細設計，通過軟硬件調試，控制卡實現了USB通信，輸出兩路模擬信號，SRAM數據讀寫，數字量輸入輸出等功能。
上傳時間： 2013-04-24
上傳用戶：prczsf
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
現代電子系統中，FIR數字濾波器作為數字信號處理技術的重要組成部分，以其良好的線性特性在許多領域內被廣泛的應用。在工程實踐中，往往要求信號處理具有實時性和靈活性，而已有的一些軟件和硬件實現方式則難以同時達到這兩方面的要求。 隨著可編程邏輯器件和EDA技術的發展，越來越多的人開始應用FPGA實現FIR濾波器，既保證了信號處理的實時性，又可兼顧靈活性的要求。但是普遍存在的問題是不能根據被濾波信號特點動態調整濾波器的濾波系數，只能完成單一特性的濾波工作。 本文將FPGA的快速性和計算機的靈活性通過USB2.0總線有機地結合起來，設計了一個基于FPGA的可調參數FIR濾波系統。此系統由計算機根據各種濾波器指標計算出濾波參數，通過USB2.0對FPGA芯片內部的FIR多階濾波器進行參數配置，實現數字濾波器參數可調；配置后的FPGA濾波單元完成對A/D采集的信號進行濾波運算，濾波后的數據經過緩存后通過USB2.0總線傳輸至計算機進行顯示、分析和儲存等進一步處理。在系統中采用有限狀態機對FPGA參數配置模式和濾波模式進行切換，保證了系統的有序運行。 本文通過性能測試和應用實例對系統進行驗證。實驗證明：該基于FPGA的可調參數FIR濾波系統參數配置方便，可以根據實際需要動態調整濾波參數，并且濾波效果良好，可有效濾除噪聲信號。
上傳時間： 2013-07-26
上傳用戶：KSLYZ
數據采集是信號與信息系統中一個重要的組成部分，也是數字信號處理的關鍵環節。本論文主要介紹一種基于FPGA的數據采集系統，提出一種由高速A/D轉換芯片、高性能FPGA和PCI總線接口組成的數據采集系統方案及其的硬件電路實現方法。該系統利用AD器件對信號進行放大、差分轉換和模數轉換，利用FPGA設計內部模塊和時鐘信號來進行電路控制及實現數據緩存、數據傳遞等功能，最后通過PCI邏輯接口把暫存在FPGA的數據傳送到PC主機。FPGA作為采集系統的核心部件，完成了內部數字電路設計，使系統具有很高的可適應性、可擴展性和可調試性。 本論文從研究數據采集的理論出發，重點研究了A/D模數轉換、FPGA芯片設計及PCI總結接口設計，完成了系統的各級電路硬件設計，并通過系統仿真驗證了系統的可行性。
上傳時間： 2013-04-24
上傳用戶：小楊高1
為適應組合導航計算機系統的微型化、高性能度的要求，拓寬導航計算機的應用領域，本文設計出一種基于浮點型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA： EP1C12N240C8)協同合作的導航計算機系統。 論文在闡述了組合導航計算機的特點和應用要求后，提出基于DSP和FPGA的組合導航計算機系統方案。該方案以DSP為導航解算處理器，由FPGA完成IMU信號的采集和緩存以及系統控制信號的整合；DSP通過EMIF接口實現和FPGA通信。在此基礎上研究了各擴展通信接口、系統硬件原理圖和PCB的開發，且在FPGA中使用調用IP核來實現FIR低通濾波數據處理機抖激光陀螺的機抖振動的影響。其次，詳細闡述了利用TI公司的DSP集成開發環境和DSP/BIOS準實時操作系統開發多任務系統軟件的具體方案。本文引入DSP/BIOS實時操作系統提供的多任務機制，將采集處理按照功能劃分四個相對獨立的任務，這些任務在DSP/BIOS的調度下，按照用戶指定的優先級運行，大大提高系統的工作效率。最后給了DSP芯片Bootloader的制作方法。 導航計算機系統研制開發是軟、硬件研究緊密結合的過程。在微型導航計算機系統方案建立的基礎上，本文首先討論了系統硬件整體設計和軟件開發流程；其次針對導航計算機系統各個功能模塊以及多項關鍵技術進行了設計與開發工作，涉及系統數據通信模塊、模擬信號采集模塊和數據存儲模塊；最后，對導航計算機系統進行了聯合調試工作，并對各個模塊進行了詳細的功能測試與驗證，完成了微型導航計算機系統的制作。 以DSP/FPGA作為導航計算機硬件平臺的捷聯式慣性導航實時數據系統能夠滿足系統所要求的高精度、實時性、穩定性要求，適應了其高性能、低成本、低功耗的發展方向。
上傳時間： 2013-04-24
上傳用戶：lishuoshi1996
對弓網故障的檢測是當今列車檢測的一項重要任務。原始故障視頻圖像具有極大的數據量，使實時存儲和傳輸故障視頻圖像極其困難。由于視頻的數據量相當大，需要采用先進的視頻編解碼協議進行處理，進而實現檢測現場的實時監控。 @@ H．264/AVC(Advanced Video Coding)作為MPEG-4的第10部分，因其具有超高的壓縮效率、極好的網絡親和性，而被廣泛研究與應用。H．264/AVC采用了先進的算法，主要有整數變換、1/4像素精度插值、多模式幀間預測、抗塊效應濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog，以紅色颶風 II開發板作為硬件平臺，在開發工具QUARTUSII 6．0和MODELSIM_SE 6．1B環境中完成軟核的設計與仿真驗證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片，實現視頻圖像采集、存儲、顯示以及實現H．264/AVC部分算法的基本系統。 @@ FPGA以其設計靈活、高速、具有豐富的布線資源等特性，逐漸成為許多系統設計的首選，尤其是與Verilog和VHDL等語言的結合，大大變革了電子系統的設計方法，加速了系統的設計進程。 @@ 本文首先分析了FPGA的特點、設計流程、verilog語言等，然后對靜態圖像及視頻圖像的編解碼進行詳細的分析，比如H．264/AVC中的變換、量化、熵編碼等：并以JM10．2為平臺，運用H．264/AVC算法對視頻序列進行大量的實驗，對不同分辨率、量化步長、視頻序列進行編解碼以及對結果進行分析。接著以紅色颶風II開發板為平臺，進行視頻圖像的采集存儲、顯示分析，其中詳細分析了SAA7113的配置、CCD信號的A/D轉換、I2C總線、視頻的數字化ITU-R BT．601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計；最后運用verilog語言實現H．264/AVC部分算法，并進行功能仿真，得到預計的效果。 @@ 本文實現了整個視頻信號的采集存儲、顯示流程，詳細研究了H．264/AVC算法，并運用硬件語言實現了部分算法，對視頻編解碼芯片的設計具有一定的參考價值。 @@關鍵詞：FPGA；H．264/AVC；視頻；verilog；編解碼
上傳時間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
<li id="44im4"></li>