專輯類-測試技術(shù)專輯-134冊-1.93G 安捷倫1690A邏輯分析儀資料-68.5M.zip
上傳時(shí)間： 2013-06-27
上傳用戶：diamondsGQ
在慣性導(dǎo)航系統(tǒng)中，捷聯(lián)式慣性導(dǎo)航系統(tǒng)以其體積小、成本低和可靠性高等優(yōu)點(diǎn)正逐步取代平臺(tái)式慣性導(dǎo)航系統(tǒng)，成為慣性導(dǎo)航系統(tǒng)的發(fā)展趨勢。 為了適應(yīng)捷聯(lián)慣性導(dǎo)航系統(tǒng)小型化、低成本和高性能的發(fā)展方向，本文設(shè)計(jì)了DSP...
標(biāo)簽： DSPFPGA 捷聯(lián) 慣性導(dǎo)航 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-20
上傳用戶：zoushuiqi
在慣性導(dǎo)航系統(tǒng)中，捷聯(lián)式慣性導(dǎo)航系統(tǒng)以其體積小、成本低和可靠性高等優(yōu)點(diǎn)正逐步取代平臺(tái)式慣性導(dǎo)航系統(tǒng)，成為慣性導(dǎo)航系統(tǒng)的發(fā)展趨勢。 為了適應(yīng)捷聯(lián)慣性導(dǎo)航系統(tǒng)小型化、低成本和高性能的發(fā)展方向，本文設(shè)計(jì)了DSP與FPGA相結(jié)合的系統(tǒng)方案：系統(tǒng)采用MEMS器件和高性能A/D轉(zhuǎn)換器構(gòu)成慣性信號檢測單元，F(xiàn)PGA進(jìn)行I/O控制，DSP完成導(dǎo)航計(jì)算。方案綜合考慮了系統(tǒng)成本、計(jì)算速度、精度、體積等各方面的因素，并通過GPS、磁航向計(jì)等信息融合進(jìn)一步提高導(dǎo)航精度。 數(shù)據(jù)采集是捷聯(lián)慣導(dǎo)系統(tǒng)設(shè)計(jì)的關(guān)鍵，本文數(shù)據(jù)采集由信號調(diào)理、A/D轉(zhuǎn)換和。FPGA等幾部分組成。其中，F(xiàn)PGA是整個(gè)數(shù)據(jù)采集部分的核心，其主要功能包括：實(shí)現(xiàn)了ADC控制邏輯和時(shí)序生成；配置了FIFO寄存器，緩沖了ADC與DSP之間的轉(zhuǎn)換數(shù)據(jù)；擴(kuò)展了UART串口，以實(shí)現(xiàn)系統(tǒng)的外部信息接口。在完成電路設(shè)計(jì)的基礎(chǔ)上，對各功能模塊進(jìn)行了全面的半實(shí)物仿真，驗(yàn)證了系統(tǒng)方案及各主要功能模塊的可行性。 論文簡述了慣性導(dǎo)航系統(tǒng)的應(yīng)用背景及發(fā)展?fàn)顩r，介紹了捷聯(lián)慣導(dǎo)系統(tǒng)的基本原理，設(shè)計(jì)了基于DSP/FPGA的捷聯(lián)慣導(dǎo)系統(tǒng)方案，實(shí)現(xiàn)了系統(tǒng)各部分硬件電路以及FPGA功能模塊，并通過搭建硬件驗(yàn)證平臺(tái)和利用第三方仿真軟件，對傳感器的性能以及FPGA各功能模塊進(jìn)行了較全面的驗(yàn)證和仿真。結(jié)果表明：基于DSP/FPGA的捷聯(lián)慣導(dǎo)系統(tǒng)能夠滿足應(yīng)用的要求，并在小型化、低成本和高性能等方面有一定的優(yōu)勢。
標(biāo)簽： DSPFPGA 捷聯(lián) 慣性導(dǎo)航 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：1966640071
安捷倫六位半數(shù)字表自動(dòng)化編程必備參考文檔
上傳時(shí)間： 2013-08-02
上傳用戶：ccsdebug
針對應(yīng)用于信息戰(zhàn)的數(shù)據(jù)鏈而言，L波段收發(fā)前端是其關(guān)鍵部件之一。本文介紹了一種基于DDS的捷變頻收發(fā)前端的理論分析、設(shè)計(jì)思路和基本構(gòu)成。從接收鏈路、發(fā)射鏈路以及捷變頻本振等方面進(jìn)行分析，并給出仿真結(jié)果。該組件具有低噪聲、高密度、捷變頻等特點(diǎn)。
標(biāo)簽： L波段 捷變 前端設(shè)計(jì) 仿真
上傳時(shí)間： 2013-10-31
上傳用戶：dgann
設(shè)計(jì)了一種由直接數(shù)字頻率合成(DDS)、倍頻鏈構(gòu)成的三次變頻直接頻率合成方案，實(shí)現(xiàn)了低相噪捷變頻高分辨率毫米波雷達(dá)頻率合成器設(shè)計(jì)。利用直接頻率合成器的倍頻輸出取代傳統(tǒng)三次變頻毫米波頻率源的鎖相環(huán)(PLL),同時(shí)提供線性調(diào)頻(LFM)信號，優(yōu)化DDS和變頻方案的頻率配置關(guān)系。利用FPGA電路進(jìn)行高速控制，較好地解決了毫米波頻率合成器各技術(shù)指標(biāo)之間的矛盾。實(shí)測結(jié)果表明，采用該方案的毫米波頻率合成器在本振跳頻帶寬為160 MHz時(shí)，線性調(diào)頻頻率分辨率可達(dá)0.931 Hz，最大頻率轉(zhuǎn)換時(shí)間小于2 ?滋s，最大雜散低于-60 dBc，相位噪聲優(yōu)于-90 dBc/Hz。
上傳時(shí)間： 2014-01-06
上傳用戶：brain kung
當(dāng)捷聯(lián)慣組（SIMU）安裝到載車上存在安裝誤差時(shí)，航位推算誤差與安裝誤差、里程計(jì)刻度系數(shù)誤差、初始對準(zhǔn)誤差有關(guān)。利用捷聯(lián)慣導(dǎo)系統(tǒng)和航位推算系統(tǒng)構(gòu)成組合導(dǎo)航系統(tǒng)可實(shí)現(xiàn)對上述誤差的估計(jì)。為此，推導(dǎo)了慣組和載車間存在安裝誤差時(shí)的慣導(dǎo)/航位推算組合導(dǎo)航系統(tǒng)的系統(tǒng)方程。仿真分析表明，組合導(dǎo)航系統(tǒng)可有效估計(jì)出安裝誤差、水平陀螺隨機(jī)常值漂移和加速度計(jì)隨機(jī)常值偏置。
標(biāo)簽： 捷聯(lián)慣導(dǎo) 組合導(dǎo)航 算法研究
上傳時(shí)間： 2013-11-20
上傳用戶：ruixue198909
相控陣?yán)走_(dá)導(dǎo)引頭是未來導(dǎo)引頭發(fā)展的一個(gè)重要領(lǐng)域，為了消除彈體擾動(dòng)對導(dǎo)引頭測量誤差的影響，實(shí)現(xiàn)相控陣?yán)走_(dá)導(dǎo)引頭的捷聯(lián)去耦，設(shè)計(jì)了一種相控陣?yán)走_(dá)導(dǎo)引頭捷聯(lián)去耦數(shù)字平臺(tái)，采用基于四元數(shù)法求取彈體的姿態(tài)角，采用相控陣?yán)走_(dá)導(dǎo)引頭波束掃描穩(wěn)定算法實(shí)現(xiàn)對波束掃描誤差的補(bǔ)償，達(dá)到導(dǎo)引頭捷聯(lián)去耦的目的，并在MATLAB中對四元數(shù)法和波束掃描穩(wěn)定算法進(jìn)行了仿真驗(yàn)證，取得了較好的去耦效果，該相控陣?yán)走_(dá)導(dǎo)引頭捷聯(lián)去耦數(shù)字平臺(tái)具有原理簡單、算法運(yùn)算量小和去耦效率高的特點(diǎn)
標(biāo)簽： 相控陣?yán)走_(dá) 導(dǎo)引頭 去耦 捷聯(lián)
上傳時(shí)間： 2013-10-21
上傳用戶：Tracey
信捷PLC CPU 處理器
上傳時(shí)間： 2014-01-23
上傳用戶：wbwyl
在電子系統(tǒng)開發(fā)過程中，為了驗(yàn)證接收系統(tǒng)的靈敏度、抗干擾性等指標(biāo)，是否可以在復(fù)雜的信號環(huán)境下正常工作，需要一個(gè)復(fù)雜的信號源，該信號源應(yīng)該能夠產(chǎn)生被測試系統(tǒng)在實(shí)際工作環(huán)境下的復(fù)雜接收信號，如數(shù)字調(diào)制信號，跳頻信號，噪聲干擾信號等。從而使接收系統(tǒng)工作于真實(shí)電子信號環(huán)境中。本文將闡述如何利用安捷倫ADS 仿真軟件和ESG E4438C 矢量信號發(fā)生器，產(chǎn)生用戶自定義波形的復(fù)雜信號。
標(biāo)簽： ADS 安捷倫 復(fù)雜信號 自定義
上傳時(shí)間： 2013-10-20
上傳用戶：fairy0212
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
