該文結(jié)合"10M/100M以太網(wǎng)交換芯片的設計"課題,介紹了以太網(wǎng)技術(shù)發(fā)展的概況和IP CORE、SoC的設計方法,闡述了以太網(wǎng)交換原理及關鍵技術(shù),研究了CSMA/CD協(xié)議、交換機、VLAN的原理和數(shù)據(jù)流優(yōu)先技術(shù)及流量控制,在此基礎上完成了10M/100M以太網(wǎng)交換芯片的主要模塊的設計方案和實現(xiàn)框圖.同時結(jié)合Philip公司的IC總線的工作原理,給出了10M/100M以太網(wǎng)交換芯片的設計方案中的IC接口模塊的FPGA設計的驗證和仿真,并對仿真結(jié)果進行分析比較,驗證了IC接口模塊可以作為一個軟核來使用.
上傳時間： 2013-07-18
上傳用戶：jichenxi0730
485接口EMC設計標準電路,原理圖設計
上傳時間： 2013-07-16
上傳用戶：不挑食的老鼠
提出了一種基于單片機的智能儀表擴展USB接口的方法。介紹了USB接口芯片SL811H S的結(jié)構(gòu)和性能以及USB接口的硬件電路圖，詳細分析了USB接口驅(qū)動程序的設計方法及FAT16文件系統(tǒng)的結(jié)構(gòu)。利用S
上傳時間： 2013-07-10
上傳用戶：gououo
隨著集成電路技術(shù)的飛速發(fā)展，芯片的規(guī)模越來越大，集成度越來越高，工作頻率越來越快，但是芯片的設計能力卻面臨巨大的挑戰(zhàn)。而IP核的重用則是解決當今芯片設計所面臨問題的最有效的解決方法。 MDIO接口模塊為以太網(wǎng)接口芯片中MAC層對PHY器件的控制管理接口。隨著以太網(wǎng)技術(shù)的快速發(fā)展以及MAC應用越來越廣泛，MDIO接口模塊的應用也越來越多，因此將MDIO接口模塊設計成可重用的IP核對于以各種太網(wǎng)接口集成芯片的設計具有很重要的作用。 本文詳細描述了MDIO接口模塊IP核的設計，介紹了該IP核的系統(tǒng)結(jié)構(gòu)以及各個子模塊的詳細設計方法，對此IP核進行了仿真驗證，最后進行了FPGA測試，功能和性能達到了要求，最終通過了IP審核流程并且已成功應用于企業(yè)的以太網(wǎng)接口芯片中。
上傳時間： 2013-07-20
上傳用戶：nanfeicui
詳細介紹了VC下利用WINDOWS API函數(shù)來實現(xiàn)與符合HID設備類的USB接口通信，并給出了通信程序的部分源代碼-details of VC using Windows API function
上傳時間： 2013-07-13
上傳用戶：whenfly
該文進行的設計作為數(shù)控系統(tǒng)大課題中的一個子課題,主要研究利用PCI總線來實現(xiàn)對外圍IO的操作,硬件上包括設計一塊PCI接口卡并測試通過,軟件上實現(xiàn)了PCI接口卡在Linux下的驅(qū)動和用軟PLC來實現(xiàn)對外圍IO的操作.該文在比較幾種微機總線的基礎上,為了實現(xiàn)數(shù)控系統(tǒng)高速、高精度、低功耗的要求,采用PCI總線進行設計.隨著可編程邏輯器件的發(fā)展,為在一片PLD芯片內(nèi)實現(xiàn)復雜的邏輯控制提供了條件.該文在綜合比較開發(fā)PCI卡的幾種方法的基礎上,選擇了使用FPGA來實現(xiàn)PCI接口卡設計.用VHDL語言對FPGA編程,采用模塊化的設計方法進行設計,用狀態(tài)機來控制PCI邏輯的時序.設計首先在EDA軟件上仿真通過后,制作成PCI板卡并在現(xiàn)場調(diào)試通過.為方便所設計的PCI卡在數(shù)控系統(tǒng)及其它系統(tǒng)中應用,該文設計了PCI卡在Linux下的設備驅(qū)動程序,主要包括設備的注冊與注銷、與Linux內(nèi)核的接口、相關的入口函數(shù)、驅(qū)動程序的編碼、編譯、加載與卸載等,并編寫了相應的測試代碼,在Linux環(huán)境下調(diào)試通過.為了解決數(shù)控系統(tǒng)中PLC的應用問題,該文還設計了PCI卡在軟PLC中的應用.采用的軟PLC軟件是Linux下的MatPLC軟件.在詳細討論MatPLC工作原理的基礎上,設計了一個輸入模塊、一個輸出模塊和一個MatPLC配置文件.輸入模塊通過驅(qū)動程序從PCI卡中讀取數(shù)據(jù),傳送到MatPLC內(nèi)核的全局變量中,輸出模塊從內(nèi)核全局變量讀取數(shù)據(jù)并進行邏輯運算,再輸出到PCI卡.將他們編譯通過,并進行測試,最終實現(xiàn)軟PLC對外圍IO端口的讀寫.該論文受到廣東省科技攻關項目[2002A1040402]、廣東省科技攻關項目[2003C101002]、廣州市重大科技攻關計劃[2002Z1-D0051]的資助.
上傳時間： 2013-07-18
上傳用戶：szchen2006
隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)?？删幊踢壿嬈骷LD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實現(xiàn)計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點,而且還具有獨特的用戶可編程能力,從而實現(xiàn)計算機系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設計并實現(xiàn)了計算機可編程并行接芯片8255的功能.設計采用VHDL的結(jié)構(gòu)描述風格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.
上傳時間： 2013-06-08
上傳用戶：asddsd
隨著信息社會的發(fā)展，人們要處理的各種信息總量變得越來越大，尤其在處理大數(shù)據(jù)量與實時處理數(shù)據(jù)方面，對處理設備的要求是非常高的。為滿足這些要求，實時快速的各種CPU、處理板應運而生。這類CPU與板卡處理數(shù)據(jù)速度快，效率高，并且不斷的完善與發(fā)展。此類板卡要求與外部設備通訊，同時也要進行內(nèi)部的數(shù)據(jù)交換，于是板卡的接口設備調(diào)試與內(nèi)部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號處理板的外部接口和內(nèi)部數(shù)據(jù)通道的設計。 本文首先介紹了通用信號處理板的應用開發(fā)背景，包括此類板卡使用的處理芯片、板上設備、發(fā)展概況以及和外部相連的各種總線概況，同時說明了本人所作的主要工作。 其次，介紹了PCI接口的有關規(guī)范，給出了通用信號處理板與CPCI的J1口的設計時序；介紹了DDR存儲器的概況、電平標準以及功能寄存器，并給出了與DDR．存儲器接口的設計時序；介紹了片上主要數(shù)據(jù)處理器件TS-202的有關概況，設計了板卡與DSP的接口時序。 再次，介紹了Altera公司FPGA的程序設計流程，并使用VHDL語言編程完成各個模塊之間的數(shù)據(jù)傳遞，并重點介紹了DDR控制核的編寫。 再次，介紹了WDM驅(qū)動程序的結(jié)構(gòu)，程序設計方法等。 最后，通過從工控機向通用信號處理板寫連續(xù)遞增的數(shù)據(jù)驗證了整個系統(tǒng)已經(jīng)正常工作。實現(xiàn)了信號處理板內(nèi)部數(shù)據(jù)通道設計以及與外部接口的通訊；并且還提到了對此設計以后地完善與發(fā)展。 本文所作的工作如下： 1、設計完成了處理板各接口時序，使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內(nèi)部的數(shù)據(jù)通道的設計，使數(shù)據(jù)可以從CPCI準確的傳送到DSP進行處理，并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅(qū)動程序的編寫。
標簽： FPGA 高速并行 信號處理板 數(shù)據(jù)接口
上傳時間： 2013-06-30
上傳用戶：唐僧他不信佛
本論文重點分析了PCI總線接口的設計.對PCI總線協(xié)議的分析理解是進行PCI總線接口設計的前提,而對PCI總線接口的功能分析和結(jié)構(gòu)劃分是設計的關鍵.本文在理解協(xié)議的基礎上,對PCI總線接口的整體設計和子模塊的劃分以及Verilog實現(xiàn)進行了詳細的分析和闡述,并編寫測試激勵程序完成功能仿真,最后通過PCB試驗板進行了測試.我們設計了DMA控制器作為PCI總線接口板的應用,對DMA的Top層結(jié)構(gòu)和各個子模塊及其與PCI總線的接口等都做了詳細的劃分.論文中FIFO的實現(xiàn)也做了詳細的描述.但由于時間的限制,代碼的編寫和仿真還沒完成.這也是本項目需要進一步完善的地方.
上傳時間： 2013-06-12
上傳用戶：lizhizheng88
電臺廣播在我們的社會生活中占有重要的地位。隨著我國廣播事業(yè)的發(fā)展，對我國廣播業(yè)開發(fā)技術(shù)、信號的傳輸質(zhì)量和速度提出了更高更新的要求，促使廣播科研人員不斷更新現(xiàn)有技術(shù)，以滿足人民群眾日益增長的需求。 本論文主要分析了現(xiàn)行廣播發(fā)射臺的數(shù)字廣播激勵器輸入接口的不足之處，根據(jù)歐洲ETS300799標準，實現(xiàn)了一種激勵器輸入接口的解決方案，這種方案將復接器送來的ETI(NA,G704)格式的碼流轉(zhuǎn)換成符合ETS300799標準ETI(NI)的標準碼流，并送往后面的信道編碼器。ETI(NA,G704)格式與現(xiàn)行的ETI(NI,G703)格式相比，主要加入了交織和RS糾錯編碼，使得信號抗干擾能力大大加強，提高了節(jié)目從演播室到發(fā)射臺的傳輸質(zhì)量，特別是實時直播節(jié)目要求信號質(zhì)量比較好時具有更大的作用。 本論文利用校驗位為奇數(shù)個的RS碼，對可檢不可糾的錯誤發(fā)出報警信號，通過其它方法替代原有信號，對音質(zhì)影響不大，節(jié)省了糾正這個錯誤的資源和開發(fā)成本。 同時，我們采用FPGA硬件開發(fā)平臺和VHDL硬件描述語言編寫代碼實現(xiàn)硬件功能，而不采用專用芯片實現(xiàn)功能，使得修改電路和升級變得異常方便，大大提高了開發(fā)產(chǎn)品的效率，降低了成本。 經(jīng)過軟件仿真和硬件驗證，本系統(tǒng)已經(jīng)基本實現(xiàn)了預想的功能，擴展性較好，硬件資源開銷較小，具有實用價值。
上傳時間： 2013-07-15
上傳用戶：afeiafei309
