在航空航天，遙感測量，安全防衛(wèi)以及家用影視娛樂等領(lǐng)域，要求能及時保存高清晰度的視頻信號供后期分析、處理、研究和欣賞。因此，研究一套處理速度快，性能可靠，使用方便，符合行業(yè)相關(guān)規(guī)范的高清視頻編解碼系統(tǒng)是十分必要的。 本文首先介紹了高清視頻的發(fā)展歷史。并就當(dāng)前相關(guān)領(lǐng)域的發(fā)展闡述了高清視頻編解碼系統(tǒng)的設(shè)計思路，提出了可行的系統(tǒng)設(shè)計方案?；贖.264的高清視頻編碼系統(tǒng)對處理器的要求非常高，一般的DSP和通用處理器難以達到性能要求。本系統(tǒng)選擇富士通公司最新的專用視頻編解碼芯片MB86H51，實時編解碼分辨率達到1080p的高清視頻。芯片具有壓縮率高，功耗低，體積小等優(yōu)點。系統(tǒng)的控制設(shè)備由三塊FPGA芯片和ARM控制器共同完成。FPGA芯片分別負責(zé)視頻輸入輸出，碼流輸入輸出和主編解碼芯片的控制。ARM作為上層人機交互的控制器，向系統(tǒng)使用者提供操作界面，并與主控FPGA相連。方案實現(xiàn)了高清視頻的輸入，實時編碼和碼流存儲輸出等功能于一體，能夠編碼1080p的高清視頻并存儲在硬盤中。系統(tǒng)開發(fā)的工作難點在于FPGA的程序設(shè)計與調(diào)試工作。其次，詳細介紹了FPGA在系統(tǒng)中的功能實現(xiàn)，使用的方法和程序設(shè)計。使用VHDL語言編程實現(xiàn)I2C總線接口和接口控制功能，利用stratix系列FPGA內(nèi)置的M4K快速存儲單元實現(xiàn)128K的命令存儲ROM，并對設(shè)計元件模塊化，方便今后的功能擴展。編程實現(xiàn)了PIO模式的硬盤讀寫和SDRAM接口控制功能，實現(xiàn)高速的數(shù)據(jù)存儲功能。利用時序狀態(tài)機編程實現(xiàn)主芯片編解碼控制功能，完成編解碼命令的發(fā)送和狀態(tài)讀取，并對設(shè)計思路，調(diào)試結(jié)果和FPGA資源使用情況進行分析。著重介紹設(shè)計中用到的最新芯片及其工作方式，分析設(shè)計過程中使用的最新技術(shù)和方法。有很強的實用價值。最后，論文對系統(tǒng)就不同的使用情況提出了可供改進的方案，并對與高清視頻相關(guān)的關(guān)鍵技術(shù)作了分析和展望。
標簽： 高清視頻 編解碼 系統(tǒng)控制 模塊設(shè)計
上傳時間： 2013-07-26
上傳用戶：shanml
概述 CH376是文件管理控制芯片，用于單片機系統(tǒng)讀寫 U 盤或者 SD 卡中的文件。 CH376 支持 USB 設(shè)備方式和 USB 主機方式，并且內(nèi)置了 USB 通訊協(xié)議的基本固件，內(nèi)置了處理Mass-Storage 海量存儲設(shè)備的專用通訊協(xié)議的固件，內(nèi)置了SD 卡的通訊接口固件，內(nèi)置了FAT16和FAT32 以及 FAT12 文件系統(tǒng)的管理固件，支持常用的 USB 存儲設(shè)備（包括 U 盤/USB 硬盤/USB 閃存盤/USB讀卡器）和SD卡（包括標準容量SD 卡和高容量HC-SD 卡以及協(xié)議兼容的MMC 卡和 TF 卡）。 CH376 支持三種通訊接口：8 位并口、SPI 接口或者異步串口，單片機/DSP/MCU/MPU 等控制器可以通過上述任何一種通訊接口控制CH376芯片，存取U 盤或者 SD 卡中的文件或者與計算機通訊。 CH376的 USB設(shè)備方式與CH372 芯片完全兼容，CH376 的 USB 主機方式與CH375 芯片基本兼容。
上傳時間： 2014-12-27
上傳用戶：sglccwk
2.1.1 I/O接口基本概念1.為什么要引入接口微機和I/O設(shè)備的信息類型和格式可能不一樣。微機和I/O設(shè)備信號傳輸處理的速度可能不匹配。不用接口， I/O直接接CPU，隨著外設(shè)增加，會大大降低CPU的效率。I/O直接接CPU，會使外設(shè)硬件結(jié)構(gòu)過于依賴CPU，對外設(shè)本身發(fā)展不利。2.接口的概念 定義：接口是CPU與“外部世界”的連接電路，負責(zé)“中轉(zhuǎn)”各種信息。 分類：存儲器接口和I/O接口。 位置：介于系統(tǒng)總線與外部設(shè)備之間。3.I/O接口與I/O設(shè)備不同I/O設(shè)備對應(yīng)I/O接口不同。I/O接口受CPU控制，I/O設(shè)備受I/O接口控制。為增加通用性，I/O接口電路一般均具有可編程功能。微機的應(yīng)用離不開外部設(shè)備接口的設(shè)計、選用和連接。2.1.2、I/O接口功能 數(shù)據(jù)緩沖功能：通過寄存器或鎖存器實現(xiàn)。 存放數(shù)據(jù)的寄存器或鎖存器稱之為數(shù)據(jù)口。 接受和執(zhí)行CPU命令功能： 存放CPU命令代碼的寄存器稱之為命令口， 存放執(zhí)行狀態(tài)信息的寄存器稱之為狀態(tài)口。 設(shè)備選擇功能：CPU通過地址譯碼選擇不同外設(shè)。 即CPU通過地址譯碼選擇不同I/O接口和I/O接口中連接的不同的設(shè)備。 信號轉(zhuǎn)換功能：協(xié)調(diào)總線信號與I/O設(shè)備信號。 轉(zhuǎn)換包括信號的邏輯關(guān)系、時序配合和電平轉(zhuǎn)換。 可編程功能：增加接口的靈活性和智能性。
上傳時間： 2013-11-05
上傳用戶：jixingjie
X9241概述X9241是XICOR公司生產(chǎn)的、把4個E2POT數(shù)字電位器集成在單片的CMOS集成電路上的一種數(shù)字電位器。它包含4個電阻陣列，每個陣列包含63個電阻單元，在每個單元之間和2個端點之間都有被滑動單元訪問的抽頭點?；瑒訂卧陉嚵兄械奈恢糜捎脩敉ㄟ^2線串行總線接口控制。每個電阻陣列與1個滑動端計數(shù)寄存器（WCR）和4個8位數(shù)據(jù)寄存器聯(lián)系在一起。這4個數(shù)據(jù)寄存器可由用戶直接寫入和讀出。WCR的內(nèi)容控制滑動端在電阻陣列中的位置，其功能框圖如圖1所示。X9241工作原理 X9241支持雙向總線的定向規(guī)約，是一個從屬器件。它的高4位地址為0101（器件類型辨識符），低4位地址由A3~A0輸入端狀態(tài)決定。在SDA線上的數(shù)據(jù)只有在SCL為低期間才能改變狀態(tài)。當(dāng)SCL為高時，SDA狀態(tài)的改變用來表示開始和終止條件（開始條件：SCL為高時，SDA由高至低的跳變；終止條件：SCL為高時，SDA由低至高的跳變）。送給X9241的所有命令都由開始條件引導(dǎo)，在其后輸出X9241從器件的地址。X9241把串行數(shù)據(jù)流與該器件的地址比較，若地址比較成功，則作出一個應(yīng)答響應(yīng)。送到X9241的下一個字節(jié)包括指令及寄存器指針的信息，高4位為指令，低4位用來指出4個電位器中的1個及4個輔助寄存器中的1個。
標簽： X9241 PIC 數(shù)字電位器 單片機
上傳時間： 2014-01-18
上傳用戶：黃酒配奶茶
雙口RAM與PXI總線接口設(shè)計，包括接口控制。
上傳時間： 2016-12-03
上傳用戶：671145514
本文提出了一種基于comPactFlash(CF)接口的便攜式數(shù)據(jù)采集系統(tǒng)的設(shè)計方案,采用 可編程邏輯器件實現(xiàn)CF接口控制及數(shù)據(jù)采集控制:CF接口部分實現(xiàn)與上位機的數(shù)據(jù)傳 送,數(shù)據(jù)采集控制部分完成量程變換!模數(shù)轉(zhuǎn)換控制等功能"上位機基于CF接口與下位 機進行數(shù)據(jù)通信,給下位機發(fā)送量程控制字!數(shù)據(jù)采集參數(shù)等命令,采用中斷方式接收下 位機采集過來的數(shù)據(jù)并進行處理,下位機只完成數(shù)據(jù)的采集"這種方案最大的優(yōu)勢是上位 機端的數(shù)據(jù)處理軟件易于修改,以面向不同的應(yīng)用" 目前基于CF接口的設(shè)計采用專用芯片實現(xiàn)接口控制,由FPGA!DSP等實現(xiàn)邏輯功 能,這種多芯片方案雖然設(shè)計簡單,但成本高,功耗大"本課題首先根據(jù)CF規(guī)范,設(shè)計 了一種基于可編輯邏輯器件的CF卡端接口,實現(xiàn)了存儲器模式和I/O模式兩種傳輸方式 的接口設(shè)計,并在此基礎(chǔ)上完成了數(shù)據(jù)采集系統(tǒng)的設(shè)計"相比較傳統(tǒng)方案,本方案設(shè)計靈 活,系統(tǒng)成本和功耗更低"此外,本課題設(shè)計的基于可編輯邏輯器件的CF卡端接口具有 通用性,在此基礎(chǔ)上可實現(xiàn)其它多種基于CF接口的便攜式I/O設(shè)備" 本課題完成的數(shù)據(jù)采集系統(tǒng)中,用于邏輯控制的可編程邏輯器件采用了FPGA和 CPLD兩種實現(xiàn)方案"在完成系統(tǒng)的硬件和軟件設(shè)計后,對系統(tǒng)進行了測試,結(jié)果表明系 統(tǒng)成功地實現(xiàn)了數(shù)據(jù)采集!處理!顯示和控制,采用CPLD作為本設(shè)計的邏輯控制在系 統(tǒng)功耗方面具有明顯的優(yōu)勢"
標簽： ComPactFlash接口可編輯邏輯器件數(shù)據(jù)采集系統(tǒng)
上傳時間： 2015-05-25
上傳用戶：wjc511
能控制地電腦的USB使用，包括開啟和關(guān)閉
上傳時間： 2017-04-07
上傳用戶：wangxiaohan668
近幾十年來，移動通信進入了飛速發(fā)展時期，它與人們的日常生活息息相關(guān)，已經(jīng)成為了人們生活中的必需品，目前移動通信正處在由第二代向第三代過渡的階段。調(diào)制技術(shù)是移動通信中的一項關(guān)鍵技術(shù)，根據(jù)不同的無線信道的特點選擇合適的、高效的調(diào)制方式對移動通信系統(tǒng)的性能非常重要。軟件無線電技術(shù)的出現(xiàn)對于移動通信的發(fā)展起到了很大的推動作用，構(gòu)建一個通用的、標準的、模塊化的硬件平臺，把以前用硬件實現(xiàn)的無線電功能用軟件來實現(xiàn)，大大地提高了通信系統(tǒng)的靈活性。用軟件無線電技術(shù)實現(xiàn)的數(shù)字調(diào)制靈活性好，可以通過空中下載實現(xiàn)不同的調(diào)制方式，從而適應(yīng)不同的通信體制。 在閱讀了大量數(shù)字調(diào)制和軟件無線電的國內(nèi)外文獻的基礎(chǔ)上，本文深入研究了各種數(shù)字調(diào)制方式的原理以及優(yōu)缺點，設(shè)計了一個軟件無線電平臺以實現(xiàn)相應(yīng)的數(shù)字調(diào)制。該平臺以TI公司的DSP芯片TMS320VC5416為核心部分進行信號的處理用于實現(xiàn)數(shù)字調(diào)制算法，在外圍電路上擴展了ADC、DAC芯片分別構(gòu)成前向數(shù)據(jù)采集模塊和后向調(diào)制信號處理模塊，同時用CPLD來構(gòu)成邏輯控制模塊，主要實現(xiàn)地址分配、提供接口控制信號、輸入信息檢索功能、譯碼功能和分頻功能。在軟件設(shè)計方面，本設(shè)計分為整體邏輯控制和數(shù)字調(diào)制算法實現(xiàn)兩部分。在整體邏輯控制部分主要是針對CPID模塊進行整體邏輯控制的設(shè)計，在數(shù)字調(diào)制算法部分主要是在DSP模塊實現(xiàn)ASK、FSK、QPSK等數(shù)字調(diào)制算法的設(shè)計。 本軟件無線電平臺具有處理速度快、實時操作性強、存儲大量數(shù)據(jù)等優(yōu)點。 關(guān)鍵字：軟件無線電；數(shù)字調(diào)制；DSP；CPLD
標簽： DSP 軟件無線電 數(shù)字調(diào)制
上傳時間： 2013-04-24
上傳用戶：zukfu
這篇論文在系統(tǒng)分析國內(nèi)外雷達伺服控制系統(tǒng)研究現(xiàn)狀的基礎(chǔ)上，選定以ARM為內(nèi)核的基于ARM+FPGA的雷達伺服控制器為研究對象。 首先，根據(jù)雷達伺服控制系統(tǒng)功能要求與性能指標，進行系統(tǒng)的硬件設(shè)計：選擇基于ARM920T的S3C2410和Altera公司的FPGA芯片EP1C12Q240作為主控芯片，ARM與FPGA的連接形式采用中斷+存儲器的形式；將ARM與FPGA上多余的引腳引出作為將來升級的需要；還畫出ARM+FPGA的雷達伺服控制器的系統(tǒng)圖并制作了PCB板。 其次，選用PID對伺服系統(tǒng)進行控制，模糊神經(jīng)網(wǎng)絡(luò)綜合了模糊控制和神經(jīng)網(wǎng)絡(luò)的優(yōu)點，并利用模糊神經(jīng)網(wǎng)絡(luò)算法對PID參數(shù)進行在線調(diào)整。用Matlab7.1進行仿真，其結(jié)果表明：該控制算法對系統(tǒng)具有良好的控制效果，性能較常規(guī)PID得到較大改善。 最后，根據(jù)FPGA在伺服系統(tǒng)主要任務(wù)，用VHDL語言和原理圖在FPGA芯片中分別編制實現(xiàn)DAC0832接口控制功能、光電編碼器與脈沖發(fā)生電路的程序代碼；并在Quartus II6.0環(huán)境下通過仿真，且得到仿真的波形符合系統(tǒng)功能要求。采用C語言編寫在ARM中實現(xiàn)模糊神經(jīng)網(wǎng)絡(luò)PID控制算法的代碼，通過CodeWarrior for ARM的編譯無誤后，生成可執(zhí)行文件.axf,，調(diào)用AXD進行在線仿真調(diào)試。仿真結(jié)果表明：模糊神經(jīng)網(wǎng)絡(luò)PID算法對伺服系統(tǒng)能夠進行有效控制。 結(jié)果表明：ARM作為伺服控制器的內(nèi)核，其性價比與集成度高：用FPGA芯片實現(xiàn)接口電路使伺服控制器的可靠性高、速度快、可配置及連接方式靈活。因此采用基于ARM+FPGA的雷達伺服控制器，提高了系統(tǒng)的開放性、實時性、可靠性，降低了系統(tǒng)功耗，具有重要的應(yīng)用價值。
上傳時間： 2013-06-30
上傳用戶：Ruzzcoy
本文應(yīng)用EDA技術(shù)，基于FPGA器件設(shè)計與實現(xiàn)UART，并采用CRC校驗。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來實現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時，完全可以將串行通信接口構(gòu)建其中，可根據(jù)實際需求分配資源。 2、利用VerilogHDL語言非常容易掌握，功能比VHDL更強大的特點，可以在設(shè)計時不斷修改程序，來適用不同規(guī)模的應(yīng)用，而且采用Verilog輸入法與工藝性無關(guān)，利用系統(tǒng)設(shè)計時對芯片的要求，施加不同的約束條件，即可設(shè)計出實際電路。 3、利用ModelSim仿真工具對程序進行功能仿真和時序仿真，以驗證設(shè)計是否能獲得所期望的功能，確定設(shè)計程序配置到邏輯芯片之后是否可以運行，以及程序在目標器件中的時序關(guān)系。 4、為保證數(shù)據(jù)傳輸?shù)恼_性，采用循環(huán)冗余校驗CRC(CyclicRedundancyCheck)，該編碼簡單，誤判概率低，為了減少硬件成本，降低硬件設(shè)計的復(fù)雜度，本設(shè)計通過CRC算法軟件實現(xiàn)。 實驗結(jié)果表明，基于EDA技術(shù)的現(xiàn)場可編程門陣列FPGA集成度高，結(jié)構(gòu)靈活，設(shè)計方法多樣，開發(fā)周期短，調(diào)試方便，修改容易，采用FPGA較好地實現(xiàn)了串行數(shù)據(jù)的通信功能，并對數(shù)據(jù)作了一定的處理，本設(shè)計中為CRC校驗。另外，可以利用FPGA的在線可編程特性，對本設(shè)計電路進行功能擴展，以滿足更高的要求。
標簽： FPGA CRC 串行 通信實現(xiàn)
上傳時間： 2013-04-24
上傳用戶：Altman
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
