本文利用史密斯圓圖作為RF阻抗匹配的設(shè)計(jì)指南。文中給出了反射系數(shù)、阻抗和導(dǎo)納的作圖范例，并用作圖法設(shè)計(jì)了一個(gè)頻率為60MHz的匹配網(wǎng)絡(luò)。
上傳時(shí)間： 2013-06-18
上傳用戶：huangping588
接地基礎(chǔ)指南
標(biāo)簽：
上傳時(shí)間： 2013-07-17
上傳用戶：氣溫達(dá)上千萬的
主版上有很多PCI的介面可以利用，他的LAYOUT有一些注意事項(xiàng)及必須處理走線的特性阻抗才可以讓系統(tǒng)穩(wěn)定。
上傳時(shí)間： 2013-06-14
上傳用戶：夢雨軒膂
介紹天線設(shè)計(jì)及用史密斯園圖進(jìn)行阻抗匹配方法，并有具體實(shí)例
上傳時(shí)間： 2013-06-07
上傳用戶：時(shí)代將軍
目 錄 第一章 概述 3 第一節(jié) 硬件開發(fā)過程簡介 3 §1.1.1 硬件開發(fā)的基本過程 4 §1.1.2 硬件開發(fā)的規(guī)范化 4 第二節(jié) 硬件工程師職責(zé)與基本技能 4 §1.2.1 硬件工程師職責(zé) 4 §1.2.1 硬件工程師基本素質(zhì)與技術(shù) 5 第二章 硬件開發(fā)規(guī)范化管理 5 第一節(jié) 硬件開發(fā)流程 5 §3.1.1 硬件開發(fā)流程文件介紹 5 §3.2.2 硬件開發(fā)流程詳解 6 第二節(jié) 硬件開發(fā)文檔規(guī)范 9 §2.2.1 硬件開發(fā)文檔規(guī)范文件介紹 9 §2.2.2 硬件開發(fā)文檔編制規(guī)范詳解 10 第三節(jié) 與硬件開發(fā)相關(guān)的流程文件介紹 11 §3.3.1 項(xiàng)目立項(xiàng)流程： 11 §3.3.2 項(xiàng)目實(shí)施管理流程： 12 §3.3.3 軟件開發(fā)流程： 12 §3.3.4 系統(tǒng)測試工作流程： 12 §3.3.5 中試接口流程 12 §3.3.6 內(nèi)部驗(yàn)收流程 13 第三章 硬件EMC設(shè)計(jì)規(guī)范 13 第一節(jié) CAD輔助設(shè)計(jì) 14 第二節(jié) 可編程器件的使用 19 §3.2.1 FPGA產(chǎn)品性能和技術(shù)參數(shù) 19 §3.2.2 FPGA的開發(fā)工具的使用： 22 §3.2.3 EPLD產(chǎn)品性能和技術(shù)參數(shù) 23 §3.2.4 MAX + PLUS II開發(fā)工具 26 §3.2.5 VHDL語音 33 第三節(jié) 常用的接口及總線設(shè)計(jì) 42 §3.3.1 接口標(biāo)準(zhǔn)： 42 §3.3.2 串口設(shè)計(jì)： 43 §3.3.3 并口設(shè)計(jì)及總線設(shè)計(jì)： 44 §3.3.4 RS－232接口總線 44 §3.3.5 RS－422和RS－423標(biāo)準(zhǔn)接口聯(lián)接方法 45 §3.3.6 RS－485標(biāo)準(zhǔn)接口與聯(lián)接方法 45 §3.3.7 20mA電流環(huán)路串行接口與聯(lián)接方法 47 第四節(jié) 單板硬件設(shè)計(jì)指南 48 §3.4.1 電源濾波： 48 §3.4.2 帶電插拔座： 48 §3.4.3 上下拉電阻： 49 §3.4.4 ID的標(biāo)準(zhǔn)電路 49 §3.4.5 高速時(shí)鐘線設(shè)計(jì) 50 §3.4.6 接口驅(qū)動(dòng)及支持芯片 51 §3.4.7 復(fù)位電路 51 §3.4.8 Watchdog電路 52 §3.4.9 單板調(diào)試端口設(shè)計(jì)及常用儀器 53 第五節(jié) 邏輯電平設(shè)計(jì)與轉(zhuǎn)換 54 §3.5.1 TTL、ECL、PECL、CMOS標(biāo)準(zhǔn) 54 §3.5.2 TTL、ECL、MOS互連與電平轉(zhuǎn)換 66 第六節(jié) 母板設(shè)計(jì)指南 67 §3.6.1 公司常用母板簡介 67 §3.6.2 高速傳線理論與設(shè)計(jì) 70 §3.6.3 總線阻抗匹配、總線驅(qū)動(dòng)與端接 76 §3.6.4 布線策略與電磁干擾 79 第七節(jié) 單板軟件開發(fā) 81 §3.7.1 常用CPU介紹 81 §3.7.2 開發(fā)環(huán)境 82 §3.7.3 單板軟件調(diào)試 82 §3.7.4 編程規(guī)范 82 第八節(jié) 硬件整體設(shè)計(jì) 88 §3.8.1 接地設(shè)計(jì) 88 §3.8.2 電源設(shè)計(jì) 91 第九節(jié) 時(shí)鐘、同步與時(shí)鐘分配 95 §3.9.1 時(shí)鐘信號的作用 95 §3.9.2 時(shí)鐘原理、性能指標(biāo)、測試 102 第十節(jié) DSP技術(shù) 108 §3.10.1 DSP概述 108 §3.10.2 DSP的特點(diǎn)與應(yīng)用 109 §3.10.3 TMS320 C54X DSP硬件結(jié)構(gòu) 110 §3.10.4 TMS320C54X的軟件編程 114 第四章 常用通信協(xié)議及標(biāo)準(zhǔn) 120 第一節(jié) 國際標(biāo)準(zhǔn)化組織 120 §4.1.1 ISO 120 §4.1.2 CCITT及ITU-T 121 §4.1.3 IEEE 121 §4.1.4 ETSI 121 §4.1.5 ANSI 122 §4.1.6 TIA/EIA 122 §4.1.7 Bellcore 122 第二節(jié) 硬件開發(fā)常用通信標(biāo)準(zhǔn) 122 §4.2.1 ISO開放系統(tǒng)互聯(lián)模型 122 §4.2.2 CCITT G系列建議 123 §4.2.3 I系列標(biāo)準(zhǔn) 125 §4.2.4 V系列標(biāo)準(zhǔn) 125 §4.2.5 TIA/EIA 系列接口標(biāo)準(zhǔn) 128 §4.2.5 CCITT X系列建議 130 參考文獻(xiàn) 132 第五章 物料選型與申購 132 第一節(jié) 物料選型的基本原則 132 第二節(jié) IC的選型 134 第三節(jié) 阻容器件的選型 137 第四節(jié) 光器件的選用 141 第五節(jié) 物料申購流程 144 第六節(jié) 接觸供應(yīng)商須知 145 第七節(jié) MRPII及BOM基礎(chǔ)和使用 146
標(biāo)簽： 硬件工程師
上傳時(shí)間： 2013-05-28
上傳用戶：pscsmon
· 摘要： 針對生物組織的電阻抗特性,給出了一種便攜式生物阻抗測量系統(tǒng)的設(shè)計(jì)方法;該系統(tǒng)采用DSP控制,進(jìn)行高分辨率多頻率點(diǎn)生物阻抗測量,根據(jù)Cole-Cole阻抗圓圖理論,對多頻率點(diǎn)阻抗進(jìn)行數(shù)據(jù)擬合后可獲得測量范圍內(nèi)任意頻率生物電阻抗特性;實(shí)現(xiàn)了對生物電阻抗的快速、自動(dòng)測量;該系統(tǒng)結(jié)構(gòu)緊湊,簡單實(shí)用,試驗(yàn)結(jié)果表明系統(tǒng)穩(wěn)定可靠,具有足夠的精度,重復(fù)性好,在生物電阻抗研究工作中有
標(biāo)簽： 便攜式 阻抗測量 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-16
上傳用戶：WMC_geophy
30頁P(yáng)PT，讓你輕松了解阻抗匹配及其特性！
標(biāo)簽： 阻抗匹配
上傳時(shí)間： 2013-07-31
上傳用戶：anng
·阻抗測量手冊第2版(109頁)
上傳時(shí)間： 2013-05-15
上傳用戶：zhf1234
浮地和接地問題解答合集 信號, 設(shè)備, 等電位, 交流電“地”是電子技術(shù)中一個(gè)很重要的概念。
標(biāo)簽：
上傳時(shí)間： 2013-05-21
上傳用戶：dsgkjgkjg
地線造成電磁干擾的主要原因是地線存在阻抗，當(dāng)電流流過地線時(shí)，會在地線上產(chǎn)生電壓，這就是地線噪聲。在這個(gè)電壓的驅(qū)動(dòng)下，會產(chǎn)生地線環(huán)路電流，形成地環(huán)路干擾。當(dāng)兩個(gè)電路共用一段地線時(shí)，會形成公共阻抗耦合。 解決地環(huán)路干擾的方法有切斷地環(huán)路，增加地環(huán)路的阻抗，使用平衡電路等。解決公共阻抗耦合的方法是減小公共地線部分的阻抗，或采用并聯(lián)單點(diǎn)接地，徹底消除公共阻抗。
標(biāo)簽： PCB 布線設(shè)計(jì) 地線干擾
上傳時(shí)間： 2013-07-31
上傳用戶：時(shí)代電子小智
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
