超聲理論與技術(shù)的快速發(fā)展，使超聲設(shè)備不斷更新，超聲檢查已成為預(yù)測和評價疾病及其治療結(jié)果不可缺少的重要方法。超聲診斷技術(shù)不僅具有安全、方便、無損、廉價等優(yōu)點，其優(yōu)越性還在于它選用診斷參數(shù)的多樣性及其在工程上實現(xiàn)的靈活性。 全數(shù)字B超診斷儀基于嵌入式ARM9+FPGA硬件平臺、LINUX嵌入式操作系統(tǒng)，是一種新型的、操作方便的、技術(shù)含量高的機(jī)型。它具有現(xiàn)有黑白B超的基本功能，能夠?qū)Τ暬夭〝?shù)據(jù)進(jìn)行靈活的處理，從而使操作更加方便，圖象質(zhì)量進(jìn)一步提高，并為遠(yuǎn)程醫(yī)療、圖像存儲、拷貝等打下基礎(chǔ)，是一種很有發(fā)展前景、未來市場的主打產(chǎn)品。全數(shù)字B型超聲診斷儀的基本技術(shù)特點是用數(shù)字硬件電路來實現(xiàn)數(shù)據(jù)量極其龐大的超聲信息的實時處理，它的實現(xiàn)主要倚重于FPGA技術(shù)?，F(xiàn)在FPGA已經(jīng)成為多種數(shù)字信號處理（DSP）應(yīng)用的強(qiáng)有力解決方案。硬件和軟件設(shè)計者可以利用可編程邏輯開發(fā)各種DSP應(yīng)用解決方案。可編程解決方案可以更好地適應(yīng)快速變化的標(biāo)準(zhǔn)、協(xié)議和性能需求。 本論文首先闡述了醫(yī)療儀器發(fā)展現(xiàn)狀和嵌入式計算機(jī)體系結(jié)構(gòu)及發(fā)展?fàn)顩r，提出了課題研究內(nèi)容和目標(biāo)。然后從B超診斷原理及全數(shù)字B超診斷儀設(shè)計入手深入分析了B型超聲診斷儀的系統(tǒng)的硬件體系機(jī)構(gòu)。對系統(tǒng)的總體框架和ARM模塊設(shè)計做了描述后，接著分析了超聲信號進(jìn)行數(shù)字化處理的各個子模塊、可編程邏輯器件的結(jié)構(gòu)特點、編程原理、設(shè)計流程以及ARM處理模塊和FPGA模塊的主要通訊接口。接著，本論文介紹了基于ARM9硬件平臺的LINUX嵌入式操作系統(tǒng)的移植和設(shè)備驅(qū)動的開發(fā)，詳細(xì)描述了B型超聲診斷儀的軟件環(huán)境的架構(gòu)及其設(shè)備驅(qū)動的詳細(xì)設(shè)計。最后對整個系統(tǒng)的功能和特點進(jìn)行了總結(jié)和展望。
標(biāo)簽： ARM 全數(shù)字 儀的設(shè)計 超聲診斷
上傳時間： 2013-05-28
上傳用戶：sssnaxie
隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計方案,使用四個E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機(jī)制,可以動態(tài)添加或刪除某條E1鏈路,實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設(shè)計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關(guān)鍵路徑延時,最終滿足設(shè)計要求.
標(biāo)簽： FPGA 多路 傳輸 片的設(shè)計
上傳時間： 2013-07-16
上傳用戶：asdkin
隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實現(xiàn)計算機(jī)可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計算機(jī)接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點,而且還具有獨特的用戶可編程能力,從而實現(xiàn)計算機(jī)系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計并實現(xiàn)了計算機(jī)可編程并行接芯片8255的功能.設(shè)計采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機(jī)可編程并行接芯片8255的功能.
標(biāo)簽： FPGA 計算機(jī) 可編程 外圍接口
上傳時間： 2013-06-08
上傳用戶：asddsd
·ITU-T G.729的一個實現(xiàn)例子(包括附錄b的vod檢測等功能)-ITU-T g.729 example, include VOD detect of reference B, etc.文件列表(點擊判斷是否您需要的文件): g729b_v14 .........\acelp_co.c .........\basic_op.c .....
上傳時間： 2013-05-20
上傳用戶：Garfield
· 摘要： MATLAB是一種建立在向量、數(shù)組、矩陣基礎(chǔ)上,面向科學(xué)和工程計算的高級語言,為科學(xué)研究和工程計算提供了一個方便有效的工具.該文簡要介紹了B樣條和B樣條小波的構(gòu)成,并利用MATLAB語言編寫了繪制任意階B樣條和B樣條小波圖形的程序.
上傳時間： 2013-04-24
上傳用戶：sqq
·詳細(xì)說明：DTMF編碼芯片HT9200的51接口程序。輸入?yún)?shù)R2表示發(fā)送數(shù)據(jù)個數(shù)，輸入數(shù)據(jù)與發(fā)送數(shù)據(jù)與DTMF碼的關(guān)系:00H-0 01H-1 02H-2 03H-3 04H-4 05H-5 06H-6 07H-7 08H-8 09H-9 0AH-A 0BH-B 0CH-C 0DH-D 0EH-* 0FH-#。詳細(xì)說明參考文件內(nèi).
上傳時間： 2013-06-02
上傳用戶：jujiast99
蘇泊爾C21S02-B電磁爐電路圖,紅線標(biāo)注，重點模塊說明！
上傳時間： 2013-06-22
上傳用戶：huangzr5
制作基于PIC Mcu 的ADS-B接收機(jī)的全套資料，包括SCH、PCB、源碼和PC端軟件。
上傳時間： 2013-04-24
上傳用戶：cx111111
2012TI杯陜西賽題H題,2012TI杯陜西賽題B題--頻率補(bǔ)償電路.
標(biāo)簽： 2012 TI 頻率補(bǔ)償電路
上傳時間： 2013-10-07
上傳用戶：ysystc670
PSHLY-B回路電阻測試儀介紹
上傳時間： 2013-11-05
上傳用戶：木子葉1
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
