亚洲欧洲日韩综合二区,精品一区二区三区av,黄色在线看片

接收電路

基于CCSDS標(biāo)準(zhǔn)的幀同步算法研究及其FPGA實現(xiàn).rar

隨著航天技術(shù)的發(fā)展，載人飛船、空間站等復(fù)雜航天器對空-地或空-空之間數(shù)據(jù)傳輸速率的要求越來越高。在此情況下，為了提高空間通信中數(shù)據(jù)傳輸?shù)目煽啃?，保證接收端分路系統(tǒng)能和發(fā)送端一致，必須要經(jīng)過幀同步。對衛(wèi)星基帶信號處理來說，幀同步是處理的第一步也是關(guān)鍵的一步。只有正確幀同步才能獲取正確的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)處理。因此，幀同步的效率，將直接影響到整個衛(wèi)星基帶信號處理的結(jié)果。 @@ 本設(shè)計在研究CCSDS標(biāo)準(zhǔn)及幀同步算法的基礎(chǔ)上，利用硬件描述語言及ISE9．2i開發(fā)平臺在基于FPGA的硬件平臺上設(shè)計并實現(xiàn)了單路數(shù)據(jù)輸入及兩路合路數(shù)據(jù)輸入的幀同步算法，并解決了其中可能存在的幀滑動及模糊度問題。在此基礎(chǔ)之上，針對兩路合路輸入時可能存在的兩路輸入不同步或幀滑動在兩路中分布不均勻問題，設(shè)計實現(xiàn)了兩路并行幀同步算法，并利用ModelSim SE 6．1f工具對上述算法進(jìn)行了前仿真和后仿真，仿真結(jié)果表明上述算法符合設(shè)計要求。 @@ 本論文首先介紹了課題研究的背景及國內(nèi)外研究現(xiàn)狀，其次介紹了與本課題相關(guān)的基礎(chǔ)理論及系統(tǒng)的軟硬件結(jié)構(gòu)。然后對單路數(shù)據(jù)輸入幀同步、兩路數(shù)據(jù)合路輸入幀同步和兩路并行幀同步算法的具體設(shè)計及實現(xiàn)過程進(jìn)行了詳細(xì)說明，并給出了后仿真結(jié)果及結(jié)果分析。最后，對論文工作進(jìn)行了總結(jié)和展望，分析了其中存在的問題及需要改進(jìn)的地方。 @@關(guān)鍵詞 FPGA；CCSDS；幀同步：模糊度；幀滑動

標(biāo)簽： CCSDS FPGA 標(biāo)準(zhǔn)

上傳時間： 2013-06-11

上傳用戶：liglechongchong
OFDM系統(tǒng)同步及解調(diào)的FPGA實現(xiàn).rar

自20世紀(jì)80年代以來，正交頻分復(fù)用技術(shù)不但在廣播式數(shù)字音頻和視頻領(lǐng)域得到廣泛的應(yīng)用，而且已經(jīng)成為無線局域網(wǎng)標(biāo)準(zhǔn)(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其頻譜利用率高，成本低等原因越來越受到人們的關(guān)注。隨著人們對通信數(shù)據(jù)化、寬帶化、個人化和移動化需求的增強(qiáng)，OFDM技術(shù)在綜合無線接入領(lǐng)域?qū)@得越來越廣泛的應(yīng)用。人們開始集中越來越多的精力開發(fā)OFDM技術(shù)在移動通信領(lǐng)域的應(yīng)用，本文也是基于無線通信平臺上的OFDM技術(shù)的運用。本文的所有內(nèi)容都是建立在空地數(shù)據(jù)無線通信系統(tǒng)下行鏈路FPGA實現(xiàn)基礎(chǔ)上的。本文作者的主要工作集中在鏈路接收端的FPGA實現(xiàn)和調(diào)試上。主要包括幀同步(時間同步)算法的研究與設(shè)計、OFDM頻率同步算法的研究與設(shè)計以及同步模塊、OFDM解調(diào)模塊、QAM解調(diào)模塊的FPGA實現(xiàn)。最終實現(xiàn)高速數(shù)字圖像傳輸系統(tǒng)下行鏈路在無線環(huán)境中連通。對于無線移動通信系統(tǒng)而言，多普勒頻移、收發(fā)設(shè)備的本地載頻偏差均可能破壞OFDM系統(tǒng)子載波之間的正交性，從而導(dǎo)致ICI，影響系統(tǒng)性能。另外，由于OFDM系統(tǒng)大多采用IFFT/FFT實現(xiàn)調(diào)制解調(diào)，因此在接收方確定FFT的起點對數(shù)據(jù)的正確解調(diào)也至關(guān)重要。同步技術(shù)即是針對系統(tǒng)中存在的定時偏差、頻率偏差進(jìn)行定時、頻偏的估計與補(bǔ)償，來減少各種同步偏差對系統(tǒng)性能的影響。在OFDM實現(xiàn)的關(guān)鍵技術(shù)中，同步技術(shù)是十分重要的一部分。本文花費了三個章節(jié)闡述了同步技術(shù)的原理、算法和實現(xiàn)方法。目前OFDM系統(tǒng)的載波同步方案，可以歸納為三大類：輔助數(shù)據(jù)類，盲估計類和基于循環(huán)前綴的半盲估計類。本文首先分析了各種載波同步方案的優(yōu)缺點，并舉例說明了各個載波同步方式的實現(xiàn)方法。然后具體闡述了本文在FPGA平臺上實現(xiàn)的OFDM接收端同步的同步方式，包括其具體算法和FPGA實現(xiàn)結(jié)構(gòu)。本文所采用的幀同步和頻率同步方案都是采用輔助數(shù)據(jù)類的，在闡述其具體算法的同時對算法在不同參數(shù)和不同形式下的性能做出了仿真對比分析。 OFDM的解調(diào)采用FFT算法，在FPGA上的實現(xiàn)是十分方便的。本文主要闡述其實現(xiàn)結(jié)構(gòu)，重點放在提取有效數(shù)據(jù)部分有效數(shù)據(jù)位置的推導(dǎo)過程。最后介紹了本文實現(xiàn)QAM軟解調(diào)的解調(diào)方法。本文闡述算法采用先提出原理，然后給出具體公式，再根據(jù)公式中的系數(shù)和變量分析算法性能的方式。在闡述實現(xiàn)方式時首先給出實現(xiàn)框圖，然后對框圖中比較重要或者復(fù)雜的部分進(jìn)行詳細(xì)闡述。在介紹完每個模塊實現(xiàn)方式之后給出了仿真或者上板結(jié)果，最后再給出整體測試結(jié)果。

標(biāo)簽： OFDM FPGA

上傳時間： 2013-06-26

上傳用戶：希醬大魔王
基于FPGA的數(shù)字信號處理算法研究與高效實現(xiàn).rar

現(xiàn)代數(shù)字信號處理對實時性提出了很高的要求，當(dāng)最快的數(shù)字信號處理器(DSP)仍無法達(dá)到速度要求時，唯一的選擇是增加處理器的數(shù)目，或采用客戶定制的門陣列產(chǎn)品。隨著可編程邏輯器件技術(shù)的發(fā)展，具有強(qiáng)大并行處理能力的現(xiàn)場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優(yōu)勢。本文以此為背景，研究了基于FPGA的快速傅立葉變換、數(shù)字濾波、相關(guān)運算等數(shù)字信號處理算法的高效實現(xiàn)。首先，針對圖像聲納實時性的要求和FPGA片內(nèi)資源的限制，設(shè)計了級聯(lián)和并行遞歸兩種結(jié)構(gòu)的FFT處理器。文中詳細(xì)討論了利用流水線技術(shù)和并行處理技術(shù)提高FFT處理器運算速度的方法，并針對蝶形運算的特點提出了一些優(yōu)化和改進(jìn)措施。其次，分析了具有相同結(jié)構(gòu)的數(shù)字濾波和相關(guān)運算的特點，采用了有乘法器和無乘法器兩種結(jié)構(gòu)實現(xiàn)乘累加(MAC)運算。無乘法器結(jié)構(gòu)采用分布式算法(DA)，將乘法運算轉(zhuǎn)化為FPGA易于實現(xiàn)的查表和移位累加操作，顯著提高了運算效率。此外，還對相關(guān)運算的時域多MAC方法及頻域FFT方法進(jìn)行了研究。最后，完成了圖像聲納預(yù)處理模塊。在一片EP2S60上實現(xiàn)了對160路信號的接收、濾波、正交變換以及發(fā)送等處理。實驗表明，本論文所有算法均達(dá)到了設(shè)計要求。

標(biāo)簽： FPGA 數(shù)字信號處理算法研究

上傳時間： 2013-06-09

上傳用戶：zgu489
多載波擴(kuò)頻通信的Rake接收機(jī)理論研究及FPGA實現(xiàn).rar

由于移動環(huán)境的復(fù)雜性，無線信號在發(fā)送傳輸和接收過程中有很明顯的衰落現(xiàn)象，特別是在高頻無線通信中，多徑衰落或頻率選擇性衰落對無線信號的干擾最為嚴(yán)重。通過分集接收技術(shù)，Rake接收機(jī)在CDMA移動通信系統(tǒng)中抗多徑衰落效果尤為明顯。作為一種新穎的多址接入方式，多載波CDMA充分利用了OFDM最優(yōu)頻率利用率以及CDMA的多址和頻率分集，且系統(tǒng)容量和抗符號間干擾性能明顯優(yōu)于傳統(tǒng)的單載波CDMA。這些特性使得多載波CDMA成為未來的寬帶無線通信系統(tǒng)最有希望的候選。 @@ 本文研究了一種多載波擴(kuò)頻通信系統(tǒng)，介紹了其Rake接收機(jī)工作原理和設(shè)計思想，進(jìn)行了理論仿真并用FPGA予以實現(xiàn)。 @@ 本文首先介紹了移動通信系統(tǒng)的發(fā)展歷史以及OFDM和CDMA技術(shù)原理，并描述了OFDM和CDMA結(jié)合的三種系統(tǒng)（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系統(tǒng)模型；接著，介紹了目前影響移動通信的主要衰落以及Rake接收機(jī)基本原理及其作用。多徑信號的每路信號都可能含有可以利用的信息，Rake接收機(jī)就是通過多個相關(guān)接收器接收多徑信號中各路信號，通過信道估計和信道補(bǔ)償消去信道因子的附加相位，并把他們合并在一起，以此來改善信號的信噪比和系統(tǒng)的可靠性；在此基礎(chǔ)上，論文提出了一種多載波擴(kuò)頻通信系統(tǒng)的實現(xiàn)方案，并詳細(xì)介紹了其Rake接收機(jī)實現(xiàn)原理，給出了最大比合并時各種分徑數(shù)目下系統(tǒng)誤碼率的仿真圖；最后介紹了此方案中Rake接收機(jī)的FPGA硬件實現(xiàn)設(shè)計方案及其系統(tǒng) 測試結(jié)果。@@ 仿真結(jié)果顯示出隨著分集徑數(shù)的增加，系統(tǒng)的誤碼率顯著降低。表明Rake接收機(jī)抗多徑衰落效果顯著，且在多載波CDMA系統(tǒng)中其分集效果更好，實現(xiàn)相對簡單。最終Rake接收機(jī)的FPGA實現(xiàn)結(jié)果同理論仿真一致，時序通過，資源耗費不大，具有較大的實用價值。 @@關(guān)鍵詞：多載波擴(kuò)頻通信，CDMA，Rake接收機(jī)，F(xiàn)PGA

標(biāo)簽： Rake FPGA 多載波

上傳時間： 2013-07-25

上傳用戶：axxsa
基于FPGA的電子式互感器校驗儀的研究.rar

互感器是電力系統(tǒng)中電能計量和繼電保護(hù)中的重要設(shè)備，其精度和可靠性與電力系統(tǒng)的安全性、可靠性和經(jīng)濟(jì)運行密切相關(guān)。隨著電力工業(yè)的發(fā)展，傳統(tǒng)的電磁式互感器已經(jīng)暴露出一系列的缺陷，電子式互感器能很好的解決電磁式互感器的缺點，電子式互感器逐步替代電磁式互感器代表著電力工業(yè)的發(fā)展方向。目前，國產(chǎn)的互感器校驗儀主要是電磁式互感器校驗儀，電子式互感器校驗儀依賴于進(jìn)口。電子式互感器的發(fā)展，使得電子式互感器校驗儀的研制勢在必行。本課題依據(jù)國際標(biāo)準(zhǔn)IEC60044-7、IEC60044-8和國內(nèi)標(biāo)準(zhǔn)GB20840[1].7-2007、GB20840[1].8-2007，設(shè)計了電子式互感器檢驗儀。該校驗儀采用直接法對電子式互感器進(jìn)行校驗，即同時測試待校驗電子式互感器和標(biāo)準(zhǔn)電磁式互感器二次側(cè)的輸出信號，比較兩路信號的參數(shù)，根據(jù)比較結(jié)果完成電子式互感器的校驗工作。論文首先介紹了電子式互感器結(jié)構(gòu)及輸出數(shù)字信號的特征，然后詳細(xì)論述了電子式互感器校驗儀的硬件及軟件設(shè)計方法。硬件主要采用FPGA技術(shù)設(shè)計以太網(wǎng)控制器RTL8019的控制電路，以實現(xiàn)電子式互感器信號的遠(yuǎn)程接收，同時設(shè)計A/D芯片MAX125的控制電路，以實現(xiàn)標(biāo)準(zhǔn)電磁式互感器模擬輸出的數(shù)字化。軟件主要采用FPGA的SOPC技術(shù)，研制了MAX125和RTL8019的IP核，在NiosIIIDE集成開發(fā)環(huán)境下，完成對硬件電路的底層控制，運用準(zhǔn)同步算法和DFT算法開發(fā)應(yīng)用程序?qū)崿F(xiàn)對數(shù)字信號的處理。最終完成電子式互感器校驗儀的設(shè)計。最后進(jìn)行了相關(guān)的實驗，所研制的電子式互感器校驗儀對0.5準(zhǔn)確級的電子式電壓互感器和0.5準(zhǔn)確級電子式電流互感器分別進(jìn)行了校驗，對其額定負(fù)荷的20％、100％、120％點做為測量點進(jìn)行測量。經(jīng)過對實驗數(shù)據(jù)的處理分析可知，校驗儀對電子式互感器的校驗精度滿足0.5％的比差誤差和20’的相位差。本課題的研究為電子式互感器校驗儀的研制工作提供了理論和實踐依據(jù)。

標(biāo)簽： FPGA 電子式互感器校驗儀

上傳時間： 2013-04-24

上傳用戶：569342831
基于FPGA的SCI串行通信接口的研究與實現(xiàn).rar

國家863項目“飛行控制計算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個項目的進(jìn)一步引伸，用于設(shè)計SCI串行通信接口，以實現(xiàn)環(huán)上多計算機(jī)系統(tǒng)間的高速串行通信。本文以此項目為背景，對基于FPGA的SCI串行通信接口進(jìn)行研究與實現(xiàn)。論文先概述SCI協(xié)議，接著對SCI串行通信接口的兩個模塊：SCI節(jié)點模型模塊和CPCI總線接口模塊的功能和實現(xiàn)進(jìn)行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲器、地址解碼、MUX。在SCI節(jié)點模型的實現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實現(xiàn)主機(jī)之間的高速串行通信，并利用Aurora IP核實現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計一個同步FIFO實現(xiàn)旁路FIFO；利用FPGA上的塊RAM實現(xiàn)發(fā)送和接收存儲器；中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負(fù)責(zé)對PCI核進(jìn)行配置，得到用戶需要的PCI核；用戶邏輯模塊負(fù)責(zé)實現(xiàn)整個通信接口具體的內(nèi)部邏輯功能；并引入中斷機(jī)制來提高SCI通信接口與主機(jī)之間數(shù)據(jù)交換的速率。設(shè)計選用硬件描述語言VerilogHDL和VHDL，在開發(fā)工具Xilinx ISE7.1中完成整個系統(tǒng)的設(shè)計、綜合、布局布線，利用Modelsim進(jìn)行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動程序，用VC++6.0編寫相應(yīng)的測試應(yīng)用程序。最后，將FPGA設(shè)計下載到FC通信卡中運行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對設(shè)計進(jìn)行驗證，運行結(jié)果正常。文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進(jìn)一步完善的地方。

標(biāo)簽： FPGA SCI 串行通信接口

上傳時間： 2013-04-24

上傳用戶：竺羽翎2222
基于FPGA的數(shù)字信號發(fā)生器.rar

數(shù)字信號發(fā)生器是數(shù)字信號處理中不可缺少的調(diào)試設(shè)備。在某工程項目中，為了提供特殊信號，比如雷達(dá)信號，就需要設(shè)計專用的數(shù)字信號發(fā)生器，用以達(dá)到發(fā)送雷達(dá)信號的要求。在本文中提出了使用PCI接口的專用數(shù)字信號發(fā)生器方案。該方案的目標(biāo)是能夠采錄雷達(dá)信號，把信號發(fā)送到主機(jī)作為信號文件存儲起來，然后對這個信號文件進(jìn)行航跡分離，得到需要的航跡信號文件。同時，信號發(fā)生器具有發(fā)送信號的功能，可以把不同形式的信號文件發(fā)送到檢測端口，用于設(shè)備調(diào)試。在本文中系統(tǒng)設(shè)計主要分為硬件和軟件兩個方面來介紹：硬件部分采用了FPGA邏輯設(shè)計加上外圍電路來實現(xiàn)的。在硬件設(shè)計中，最主要的是FPGA邏輯設(shè)計，包括9路主從SPI接口信號的邏輯控制，片外SDRAM的邏輯控制，PCI9054的邏輯控制，以及這些邏輯模塊間信號的同步、發(fā)送和接收。在這個過程中信號的方向是雙向的，所選用的芯片都具有雙向數(shù)據(jù)的功能。在本文中軟件部分包括驅(qū)動軟件和應(yīng)用軟件。驅(qū)動軟件采用PLXSDK驅(qū)動開發(fā)，通過控制PCI總線完成數(shù)據(jù)的采錄和發(fā)送。應(yīng)用軟件中包括數(shù)據(jù)提取和數(shù)據(jù)發(fā)送，采用卡爾曼濾波器等方法。通過實驗證明該方案完全滿足數(shù)據(jù)傳輸?shù)囊?，達(dá)到SPI傳輸?shù)乃俣纫螅軌蛲瓿珊桔E提取，以及數(shù)據(jù)傳輸。

標(biāo)簽： FPGA 數(shù)字信號發(fā)生器

上傳時間： 2013-07-14

上傳用戶：腳趾頭
基于FPGA與AD9857的四路DVBC調(diào)制器的設(shè)計.rar

隨著數(shù)字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。近年來，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點的通用邏輯開發(fā)芯片，在電子設(shè)計行業(yè)深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實現(xiàn)四路QAM調(diào)制的全過程。FPGA實現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實現(xiàn)對四路I/Q信號的調(diào)制，輸出中頻信號。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國內(nèi)國際的數(shù)字電視標(biāo)準(zhǔn)，并詳細(xì)介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計，其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計、在allegro下的PCB設(shè)計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實現(xiàn)及AD9857的FPGA控制使其實現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標(biāo)測試。最終系統(tǒng)指標(biāo)測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國標(biāo)的要求。

標(biāo)簽： FPGA 9857 DVBC

上傳時間： 2013-04-24

上傳用戶：sn2080395
基于FPGA的數(shù)字視頻光纖傳輸系統(tǒng)的設(shè)計.rar

隨著計算機(jī)技術(shù)和通信技術(shù)的迅速發(fā)展，數(shù)字視頻在信息社會中發(fā)揮著越來越重要的作用，視頻傳輸系統(tǒng)已經(jīng)被廣泛應(yīng)用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場等多個領(lǐng)域。同時，F(xiàn)PGA單片規(guī)模的不斷擴(kuò)大，在FPGA芯片內(nèi)部實現(xiàn)復(fù)雜的數(shù)字信號處理系統(tǒng)也成為現(xiàn)實，因此采用FPGA實現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。本文將視頻壓縮技術(shù)和光纖傳輸技術(shù)相結(jié)合，設(shè)計了一種基于無損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng)，系統(tǒng)利用時分復(fù)用和無損壓縮技術(shù)，采用串行數(shù)字視頻傳輸?shù)姆绞剑稍谝桓饫w中同時傳輸8路以上視頻信號。系統(tǒng)在總體設(shè)計時，確定了基于FPGA的設(shè)計方案，采用ADI公司的AD9280和AD9708芯片實現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換，在FPGA里實現(xiàn)系統(tǒng)的時分復(fù)用/解復(fù)用、視頻數(shù)據(jù)壓縮/解壓縮和線路碼編解碼，利用光收發(fā)一體模塊實現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設(shè)計了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù)，光纖線路碼采用CIMT碼，設(shè)計了編解碼模塊，解碼過程中，利用數(shù)字鎖相環(huán)來實現(xiàn)發(fā)射與接收的幀同步，在ISE8.2和Modelsim仿真環(huán)境下對FPGA模塊進(jìn)行了功能仿真和時序仿真，并在Spartan-3E開發(fā)板和視頻擴(kuò)展板上完成了系統(tǒng)的硬件調(diào)試與驗證工作，實驗證明，系統(tǒng)工作穩(wěn)定，圖像清晰，實時傳輸效果好，可用于交通、安防、工業(yè)監(jiān)控等多個領(lǐng)域。本文將視頻壓縮和線路碼編解碼在FPGA里實現(xiàn)，利用FPGA的并行處理優(yōu)勢，大大提高了系統(tǒng)的處理速度，使系統(tǒng)具有集成度高、靈活性強(qiáng)、調(diào)試方便、抗干擾能力強(qiáng)、易于升級等特點。

標(biāo)簽： FPGA 數(shù)字視頻光纖傳輸系統(tǒng)

上傳時間： 2013-06-27

上傳用戶：幾何公差
LED調(diào)光－DMX512燈光協(xié)義接收控制.rar

LED調(diào)光－DMX512燈光協(xié)義接收控制.對做LED的DMX調(diào)光很幫助的

標(biāo)簽： LED DMX 512

上傳時間： 2013-04-24

上傳用戶：米卡