單片機紅外遙控發送接收仿真，有詳細的程序，還有仿真圖，你可以好好學一下！
上傳時間： 2013-11-18
上傳用戶：bjgaofei
單片機C51串口中斷接收和發送測試例程
上傳時間： 2013-11-07
上傳用戶：元宵漢堡包
PCI 9656是PLX公司設計的一款高速PCI I/O芯片，可應用于66MHz、64bit PCI和CompactPCI總線。文章簡述了PCI 9656的主要功能，介紹了一種應用PCI 9656的CompactPCI數據接收卡設計。設計中采用MAXII系列CPLD建立了PCI 9656與FIFO間的數據通道，可滿足高速數據傳輸的要求。
上傳時間： 2014-11-28
上傳用戶：1184599859
介紹一種運用PIC16F84單片機實現與PC機串行通信的方法，并給出其硬件接口電路及通信源程序。關鍵詞 異步串行通信 發送與接收 VB4 Win95 串口查詢法 1 前言 美國Microchip公司的PIC16系列單片機是一種新型的CMOS工藝的8位單片機。其中，PIC16FXX單片機的程序存儲器為電可擦除閃速存儲器（flash），可多次修改程序，甚至可以在線編程。PIC16F83和PIC16F84片內數據存儲器除RAM外，還有64字節的EEPROM，可以當作一般的或非易失性的數據存儲器使用，簡單方便。它還具有片內上電復位、延時電路、看門狗電路等。另外，PIC16系列單片機功耗極低，因而是一種非常適合在各種便攜式設備中使用的高性價比的單片機，并已經得到了越來越廣泛的應用。 但是在許多需要大量計算的運用中，還必須借助微機的強大數據處理能力。這樣必須通過通信電路實現PIC單片機與微機間的可靠數據傳輸。有的PIC16單片機內并沒有提供串行口，所以串行通信必須通過自己設計的硬件電路和通信軟件來實現。 下面介紹用查詢法實現異步串行通訊的方法。同時給出了用PIC16F84單片機的兩個I/O口模擬2線串行口的硬件接口電路、程序流程框圖、單片機內通信程序以及微機內的通信程序等。2 硬件實現方法與電路 PIC16F84的程序存儲器由1K×14的閃速（flash）存儲器構成，它只有13條I/O口，1個定時器，為了盡量節省單片機的軟硬件資源，采用下述異步串行通信的實現方法。 如圖1所示，PIC16F84在4MHz時鐘下，采用半雙工方式，可實現9600波特率的異步串行數據通信，1位停止位，8位數據位，無校驗位。接收和發送以低位在先（一般模式），采用軟件延時。為節省篇幅，單片機內的通信程序中未提供任何握手協議，用戶可根據自己的需要在軟件中加入握手方式。
上傳時間： 2014-12-27
上傳用戶：偷心的海盜
基于HT49CVX的遙控接收軟件模塊設計指南 本軟件模塊用于接收譯碼編碼格式為NEC 格式 (見圖1) 的紅外遙控器信號，由于使用了RMT TIMER，所以適用于帶有RMT TIMER 功能的HT49CVX 系列。
上傳時間： 2013-11-21
上傳用戶：jiangshandz
HT6221發碼的接收原理及應用 HT6221 是Holtek 公司生產的多功能編碼芯片，采用PPM（Pulse Position Modulation）進行編碼
上傳時間： 2014-09-10
上傳用戶：AbuGe
本實驗是基于EasyFPGA030 的串口接收設計。FPGA 除了需要控制外圍器件完成特定的功能外，在很多的應用中還需要完成FPGA 和FPGA 之間、FPGA 和外圍器件之間以及FPGA 和微機的數據交換和指令傳輸，稱之為FPGA 數據傳輸。
上傳時間： 2013-10-29
上傳用戶：zhyiroy
本實驗是基于EasyFPGA030 的串口接收設計。FPGA 除了需要控制外圍器件完成特定的功能外，在很多的應用中還需要完成FPGA 和FPGA 之間、FPGA 和外圍器件之間以及FPGA 和微機的數據交換和指令傳輸，稱之為FPGA 數據傳輸。FPGA 的數據通信的方式有并行通信和串行通信兩種，這里我們就本實驗重點講述串口通信。所謂串口通信是指外設與計算機之間使用一根數據信號線（另外需要地線，可能還需要控制線），數據在一根數據信號線上一位一位地進行傳輸，每一位數據都占據一個固定的時間長度。這種通信方式使用的數據線少，在遠距離通信中可以節約成本。當然，其傳輸的速度比并行傳輸慢。
上傳時間： 2013-10-08
上傳用戶：wushengwu
電子密碼鎖的設計與實現一、實驗目的 １．進一步掌握鍵盤掃描和LED顯示的程序設計。 ２．了解按鍵消抖的方法。 ３．綜合運用微機原理的軟硬件知識。 二、實驗內容與要求 １．基本要求 （1）具有密碼輸入功能，密碼最多為６位；（2）設置退格鍵，以便刪除輸入錯誤的密碼；（3）在輸入的密碼時數碼管上只顯示8，并根據輸入位數依次橫移；（4）設置確認鍵，當確認鍵按下后，判斷輸入密碼是否正確；（5）當輸入密碼正確時，點亮發光二極管；當輸入密碼不正確時，發光二極管不亮并且蜂鳴器報警，重新輸入，當三次密碼輸入不正確時，系統應鎖定鍵盤10s。2．提高要求 將用戶分為管理者和使用者，管理者擁有超級密碼，可以修改其他人的密碼。使用者不能修改密碼。 三、實驗報告要求 １．設計目的和內容 ２．總體設計 ３．硬件設計：原理圖（接線圖）及簡要說明 ４．軟件設計框圖及程序清單５．設計結果和體會（包括遇到的問題及解決的方法） 四、總體設計 電子密碼鎖的原理是：從鍵盤輸入一組密碼，CPU把該密碼和設置密碼比較，對則將鎖打開（不同鎖的控制方式不一樣，比如加電控制電磁鐵抽回，從而打開），錯則要求重新輸入，并記錄錯誤次數，如果三次錯誤，則被強制鎖定并報警，除非超級密碼或者其他的手段打開，比如延時一段時間。 初步設計思路如下： 1．輸入密碼用矩形鍵盤，包括數字鍵和功能鍵，功能鍵包括退格鍵和確認鍵。 2．LED數碼管顯示輸入密碼，但是只是輸出顯示符號8 。采用動態掃描輸出。 3．用發光二極管模擬鎖的情況，鎖關時發光二極管滅，打開時發光二極管亮。 4．輸入密碼錯誤時報警，3次輸入錯誤時鍵盤鎖定10s，鍵盤無法接收數據。 軟件的設計主要包括矩形鍵盤鍵值的讀取、LED動態掃描輸出程序、密碼判斷程序和報警程序。 五、硬件設計 根據設計思路，硬件電路可通過實驗平臺上的一些功能模塊電路組成，由于實驗平臺上的各個功能模塊已經設計好，用戶在使用時只要設計模塊間電路的連接，因此，硬件電路的設計及實現相對簡單。完整系統的硬件連接如圖1所示。硬件電路由LED數碼管顯示模塊、按鍵模塊、發光二極管電路和蜂鳴器模塊組成。各個模塊的詳細說明：1．LED數碼管模塊實驗平臺上提供一組六個LED數碼管。插孔CS1用于數碼管段選的輸出選通，插孔CS2用于數碼管位選信號的輸出選通。本設計用6個數碼管來動態顯示時分秒，動態顯示的定時時間由8253定時/計數器來實現。8253主要是實現每位顯示時間1ms，由8253的計數器0來實現。Clk0接實驗平臺分頻電路輸出Q6，f＝46875hz。GATE0接8255的PA0，由8255的PA0輸出來控制計數器的起停。OUT0接8259的IRQ2，定時完成請求中斷，進入中斷服務程序。軟件在中斷服務程序中LED數碼管顯示。
標簽： 電子密碼鎖
上傳時間： 2013-10-16
上傳用戶：15070202241
PC機之間串口通信的實現一、實驗目的 １．熟悉微機接口實驗裝置的結構和使用方法。 ２．掌握通信接口芯片8251和8250的功能和使用方法。 ３．學會串行通信程序的編制方法。 二、實驗內容與要求 １．基本要求主機接收開關量輸入的數據（二進制或十六進制），從鍵盤上按“傳輸”鍵（可自行定義），就將該數據通過8251A傳輸出去。終端接收后在顯示器上顯示數據。具體操作說明如下：（１）出現提示信息“start with R in the board!”，通過調整乒乓開關的狀態，設置8位數據；（２）在小鍵盤上按“R”鍵，系統將此時乒乓開關的狀態讀入計算機I中，并顯示出來，同時顯示經串行通訊后，計算機II接收到的數據；（３）完成后，系統提示“do you want to send another data? Y/N”，根據用戶需要，在鍵盤按下“Y”鍵，則重復步驟（1），進行另一數據的通訊；在鍵盤按除“Y”鍵外的任意鍵，將退出本程序。２．提高要求 能夠進行出錯處理，例如采用奇偶校驗，出錯重傳或者采用接收方回傳和發送方確認來保證發送和接收正確。 三、設計報告要求 １．設計目的和內容 ２．總體設計 ３．硬件設計：原理圖（接線圖）及簡要說明 ４．軟件設計框圖及程序清單５．設計結果和體會（包括遇到的問題及解決的方法） 四、8251A通用串行輸入/輸出接口芯片由于CPU與接口之間按并行方式傳輸，接口與外設之間按串行方式傳輸，因此，在串行接口中，必須要有“接收移位寄存器”（串→并）和“發送移位寄存器”（并→串）。能夠完成上述“串←→并”轉換功能的電路，通常稱為“通用異步收發器”（UART：Universal Asynchronous Receiver and Transmitter）,典型的芯片有：Intel 8250/8251。8251A異步工作方式：如果8251A編程為異步方式，在需要發送字符時，必須首先設置TXEN和CTS#為有效狀態，TXEN(Transmitter Enable)是允許發送信號，是命令寄存器中的一位；CTS#(Clear To Send)是由外設發來的對CPU請求發送信號的響應信號。然后就開始發送過程。在發送時，每當CPU送往發送緩沖器一個字符，發送器自動為這個字符加上1個起始位，并且按照編程要求加上奇／偶校驗位以及1個、1.5個或者2個停止位。串行數據以起始位開始，接著是最低有效數據位，最高有效位的后面是奇／偶校驗位，然后是停止位。按位發送的數據是以發送時鐘TXC的下降沿同步的，也就是說這些數據總是在發送時鐘TXC的下降沿從8251A發出。數據傳輸的波特率取決于編程時指定的波特率因子，為發送器時鐘頻率的1、1/16或1/64。當波特率指定為16時，數據傳輸的波特率就是發送器時鐘頻率的1/16。CPU通過數據總線將數據送到8251A的數據輸出緩沖寄存器以后，再傳輸到發送緩沖器，經移位寄存器移位，將并行數據變為串行數據，從TxD端送往外部設備。在8251A接收字符時，命令寄存器的接收允許位RxE(Receiver Enable)必須為1。8251A通過檢測RxD引腳上的低電平來準備接收字符，在沒有字符傳送時RxD端為高電平。8251A不斷地檢測RxD引腳，從RxD端上檢測到低電平以后，便認為是串行數據的起始位，并且啟動接收控制電路中的一個計數器來進行計數，計數器的頻率等于接收器時鐘頻率。計數器是作為接收器采樣定時，當計數到相當于半個數位的傳輸時間時再次對RxD端進行采樣，如果仍為低電平，則確認該數位是一個有效的起始位。若傳輸一個字符需要16個時鐘，那么就是要在計數8個時鐘后采樣到低電平。之后，8251A每隔一個數位的傳輸時間對RxD端采樣一次，依次確定串行數據位的值。串行數據位順序進入接收移位寄存器，通過校驗并除去停止位，變成并行數據以后通過內部數據總線送入接收緩沖器，此時發出有效狀態的RxRDY信號通知CPU，通知CPU8251A已經收到一個有效的數據。一個字符對應的數據可以是5～8位。如果一個字符對應的數據不到8位，8251A會在移位轉換成并行數據的時候，自動把他們的高位補成0。 五、系統總體設計方案根據系統設計的要求，對系統設計的總體方案進行論證分析如下：1．獲取8位開關量可使用實驗臺上的8255A可編程并行接口芯片，因為只要獲取8位數據量，只需使用基本輸入和8位數據線，所以將8255A工作在方式0，PA0-PA7接實驗臺上的8位開關量。2．當使用串口進行數據傳送時，雖然同步通信速度遠遠高于異步通信，可達500kbit/s，但由于其需要有一個時鐘來實現發送端和接收端之間的同步，硬件電路復雜，通常計算機之間的通信只采用異步通信。3．由于8251A本身沒有時鐘，需要外部提供，所以本設計中使用實驗臺上的8253芯片的計數器2來實現。4：顯示和鍵盤輸入均使用DOS功能調用來實現。設計思路框圖，如下圖所示： 六、硬件設計硬件電路主要分為8位開關量數據獲取電路，串行通信數據發送電路，串行通信數據接收電路三個部分。1．8位開關量數據獲取電路該電路主要是利用8255并行接口讀取8位乒乓開關的數據。此次設計在獲取8位開關數據量時采用8255令其工作在方式0，A口輸入8位數據，CS#接實驗臺上CS1口，對應端口為280H-283H，PA0-PA7接8個開關。2．串行通信電路串行通信電路本設計中8253主要為8251充當頻率發生器，接線如下圖所示。
上傳時間： 2013-12-19
上傳用戶：小火車啦啦啦
