欧美性猛交xxxx黑人,亚洲无线观看,我爱我色成人网

接線方式

新型無功發(fā)生器控制系統(tǒng)的研究.rar

無功補償對于現(xiàn)代電力系統(tǒng)的運行與穩(wěn)定性來說是必不可少的。靜止無功發(fā)生器(SVG)經(jīng)過了三十多年的發(fā)展,已經(jīng)在無功補償技術(shù)上得到廣泛的應用。它具備優(yōu)越的動態(tài)性能,可以大大提高電力系統(tǒng)的電壓調(diào)整能力和系統(tǒng)穩(wěn)定性,進而提高電力系統(tǒng)的輸電能力。在我國,充分發(fā)揮SVG的作用,顯得尤為迫切。本文論述了SVG的發(fā)展概況,研究了SVG的工作原理,對大容量的主電路結(jié)構(gòu)進行了比較分析,并在此基礎(chǔ)上建立了SVG的穩(wěn)態(tài)數(shù)學模型和標幺值數(shù)學模型。然后,闡述了瞬時無功功率理論,給出了無功電流檢測的具體算法,并利用MATLAB仿真軟件對該算法進行了仿真實現(xiàn)。接下來研究比較了SVG的兩種傳統(tǒng)控制策略,介紹了幾種PWM觸發(fā)技術(shù),其中著重研究了空間矢量PWM(SVPWM)的算法。利用MATLAB仿真軟件對基于傳統(tǒng)電流間接閉環(huán)控制算法的SVG進行了系統(tǒng)級仿真實現(xiàn),在與電流直接控制的SVG仿真結(jié)果做對比后,指出各自的補償特點。文章重點在結(jié)合以上算法各自的優(yōu)缺點、電網(wǎng)本身的大擾動和電力系統(tǒng)對SVG控制性能的嚴格要求后,給出了一種新型電壓電流雙閉環(huán)的控制方法。其中電流內(nèi)環(huán)采用瞬時無功電流的PI反饋控制,PI值根據(jù)系統(tǒng)數(shù)學模型中iq△δ的比例關(guān)系,采用了齊格勒-尼柯爾斯法則進行整定；而電壓外環(huán)則采用系統(tǒng)動態(tài)電壓的智能遺傳PI反饋控制,利用智能遺傳算法對PI值進行整定。用MATLAB/SIMULINK分別對兩個環(huán)節(jié)的控制算法進行了仿真,并針對外環(huán)控制器的遺傳PI算法,與PI算法的仿真結(jié)果做了對比,證明了遺傳PI的優(yōu)越性,為基于雙閉環(huán)控制的SVG系統(tǒng)級仿真打下了基礎(chǔ)。最后,文章利用MATLAB/SIMULINK/PSB對新型電壓電流雙閉環(huán)系統(tǒng)的SVG進行了仿真實現(xiàn),并對在電網(wǎng)不同情況下的補償效果與傳統(tǒng)電流間接控制的SVG進行了分析與比較。仿真結(jié)果表明該控制方式具有更好的動態(tài)性能。

標簽： 無功發(fā)生器控制系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：skfreeman
485總線通訊方式分析.rar

485總線通訊方式分析,主要是讓大家了解485總線通訊原理

標簽： 485 總線通訊分

上傳時間： 2013-06-27

上傳用戶：trepb001
OFDM系統(tǒng)同步及解調(diào)的FPGA實現(xiàn).rar

自20世紀80年代以來，正交頻分復用技術(shù)不但在廣播式數(shù)字音頻和視頻領(lǐng)域得到廣泛的應用，而且已經(jīng)成為無線局域網(wǎng)標準(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其頻譜利用率高，成本低等原因越來越受到人們的關(guān)注。隨著人們對通信數(shù)據(jù)化、寬帶化、個人化和移動化需求的增強，OFDM技術(shù)在綜合無線接入領(lǐng)域?qū)@得越來越廣泛的應用。人們開始集中越來越多的精力開發(fā)OFDM技術(shù)在移動通信領(lǐng)域的應用，本文也是基于無線通信平臺上的OFDM技術(shù)的運用。本文的所有內(nèi)容都是建立在空地數(shù)據(jù)無線通信系統(tǒng)下行鏈路FPGA實現(xiàn)基礎(chǔ)上的。本文作者的主要工作集中在鏈路接收端的FPGA實現(xiàn)和調(diào)試上。主要包括幀同步(時間同步)算法的研究與設(shè)計、OFDM頻率同步算法的研究與設(shè)計以及同步模塊、OFDM解調(diào)模塊、QAM解調(diào)模塊的FPGA實現(xiàn)。最終實現(xiàn)高速數(shù)字圖像傳輸系統(tǒng)下行鏈路在無線環(huán)境中連通。對于無線移動通信系統(tǒng)而言，多普勒頻移、收發(fā)設(shè)備的本地載頻偏差均可能破壞OFDM系統(tǒng)子載波之間的正交性，從而導致ICI，影響系統(tǒng)性能。另外，由于OFDM系統(tǒng)大多采用IFFT/FFT實現(xiàn)調(diào)制解調(diào)，因此在接收方確定FFT的起點對數(shù)據(jù)的正確解調(diào)也至關(guān)重要。同步技術(shù)即是針對系統(tǒng)中存在的定時偏差、頻率偏差進行定時、頻偏的估計與補償，來減少各種同步偏差對系統(tǒng)性能的影響。在OFDM實現(xiàn)的關(guān)鍵技術(shù)中，同步技術(shù)是十分重要的一部分。本文花費了三個章節(jié)闡述了同步技術(shù)的原理、算法和實現(xiàn)方法。目前OFDM系統(tǒng)的載波同步方案，可以歸納為三大類：輔助數(shù)據(jù)類，盲估計類和基于循環(huán)前綴的半盲估計類。本文首先分析了各種載波同步方案的優(yōu)缺點，并舉例說明了各個載波同步方式的實現(xiàn)方法。然后具體闡述了本文在FPGA平臺上實現(xiàn)的OFDM接收端同步的同步方式，包括其具體算法和FPGA實現(xiàn)結(jié)構(gòu)。本文所采用的幀同步和頻率同步方案都是采用輔助數(shù)據(jù)類的，在闡述其具體算法的同時對算法在不同參數(shù)和不同形式下的性能做出了仿真對比分析。 OFDM的解調(diào)采用FFT算法，在FPGA上的實現(xiàn)是十分方便的。本文主要闡述其實現(xiàn)結(jié)構(gòu)，重點放在提取有效數(shù)據(jù)部分有效數(shù)據(jù)位置的推導過程。最后介紹了本文實現(xiàn)QAM軟解調(diào)的解調(diào)方法。本文闡述算法采用先提出原理，然后給出具體公式，再根據(jù)公式中的系數(shù)和變量分析算法性能的方式。在闡述實現(xiàn)方式時首先給出實現(xiàn)框圖，然后對框圖中比較重要或者復雜的部分進行詳細闡述。在介紹完每個模塊實現(xiàn)方式之后給出了仿真或者上板結(jié)果，最后再給出整體測試結(jié)果。

標簽： OFDM FPGA

上傳時間： 2013-06-26

上傳用戶：希醬大魔王
嵌入式TCPIP協(xié)議的FPGA實現(xiàn).rar

隨著Internet的不斷發(fā)展，人們希望日常生活中所用到的嵌入式設(shè)備都能夠很方便地實現(xiàn)Intemet接入，這對嵌入式系統(tǒng)設(shè)計提出了新的挑戰(zhàn)，要求低成本、多功能、高性能。這些是目前嵌入式系統(tǒng)設(shè)計的熱點。可編程邏輯器件FPGA在過去的幾十年中取得了飛速發(fā)展，從最初的幾千門到現(xiàn)在的幾百萬門，可靠性與集成度不斷提高，而功耗和成本卻在不斷降低，具有很高的性價比。再加上開發(fā)周期短、對開發(fā)人員的要求相對較低的優(yōu)點，因此被大量應用于嵌入式系統(tǒng)設(shè)計中。本文是基于FPGA高性價比、可靈活配置的特點，也是當前流行的“微控制器+FPGA”的嵌入式系統(tǒng)設(shè)計方式，所以我們提出了基于FPGA的實現(xiàn)方案。本文通過在FPGA中硬件實現(xiàn)嵌入式TCP/IP協(xié)議(包括UDP、IP、ARP、TCP等網(wǎng)絡(luò)協(xié)議)以及以太網(wǎng)MAC協(xié)議，并提供標準MII接口，通過外接PHY實現(xiàn)網(wǎng)絡(luò)連接。最終成功地通過了驗證。基于FPGA的實現(xiàn)可以有效地降低成本，同時可以在其中集成其他功能模塊，提高整個系統(tǒng)的集成度，減小PCB版圖面積和布線復雜度，有利于提高系統(tǒng)可靠性。因此，本研究課題對嵌入式系統(tǒng)設(shè)計有很大的實用價值。

標簽： TCPIP FPGA 嵌入式

上傳時間： 2013-04-24

上傳用戶：xlcky
基于FPGA的海事衛(wèi)星突發(fā)信號位同步檢測研究及實現(xiàn).rar

碼元定時恢復(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號本身的抖動、錯位會直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至會使傳輸遭到完全破壞。尤其對于突發(fā)傳輸系統(tǒng)，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機中位同步方法，并予以實現(xiàn)。本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時恢復算法以及衡量系統(tǒng)性能的各項指標，為后續(xù)工作奠定了基礎(chǔ)。首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細致的分析，并在Agilent ADS中進行了仿真。在此基礎(chǔ)上提出了一種充分利用報頭前導比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準地完成短突發(fā)形式下的位同步，并在FPGA上予以實現(xiàn)，效果良好。在長突發(fā)形式下的報頭時鐘捕獲后還需要對后續(xù)數(shù)據(jù)進行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現(xiàn)了插值環(huán)路的位同步算法，進行了Matlab仿真和FPGA實現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現(xiàn)。最后將移位算法與插值算法進行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發(fā)信道位同步跟蹤。論文對兩個突發(fā)信道的位同步系統(tǒng)進行了理論研究、算法設(shè)計以及硬件實現(xiàn)的全過程，滿足系統(tǒng)要求。

標簽： FPGA 海事衛(wèi)星信號

上傳時間： 2013-04-24

上傳用戶：yare
基于FPGA的雷達信號處理系統(tǒng)設(shè)計.rar

雷達信號處理是雷達系統(tǒng)的重要組成部分。在數(shù)字信號處理技術(shù)飛速發(fā)展的今天，雷達信號處理中也普遍使用數(shù)字信號處理技術(shù)。而現(xiàn)場可編程門陣列（FPGA）在數(shù)字信號處理中的廣泛應用，使得FPGA在雷達信號處理中也占據(jù)了重要地位。針對脈壓雷達信號處理的FPGA實現(xiàn)，本文在以下幾個方面展開研究：首先對幾種主要的脈沖壓縮信號進行了詳細的分析，得出了各種信號的特點及其處理方式；并比較了各種方式的優(yōu)缺點。其次對幾種基本的雷達信號處理如脈沖壓縮、動目標檢測（MTD）、恒虛警（CFAR）等詳細地闡述了其原理；列舉了各種信號處理經(jīng)常采用的實現(xiàn)方法，對各種方法進行了比較研究；并針對線性調(diào)頻信號在MATLAB環(huán)境中對雷達回波信號處理進行仿真。接下來，在Xilinx ISE6.3i軟件集成環(huán)境下，通過對Xilinx提供的免費IP核的調(diào)用，并與VHDL語言相結(jié)合，進行雷達信號處理的FPGA實現(xiàn)。

標簽： FPGA 雷達信號處理系統(tǒng)設(shè)計

上傳時間： 2013-06-24

上傳用戶：lingzhichao
基于FPGA的1024點流水線工作方式的FFT實現(xiàn)

本文主要研究基于FPGA的高速流水線工作方式的FFT實現(xiàn)。圍繞這個目標利用Xilinx公司VIRTEX_Ⅱ系列FPGA，及其提供的ISE設(shè)計工具、modelsim仿真工具、Synplify綜合工具及MATLAB，完成了流水線工作方式的FFT中基于每一階運算單元的高效復數(shù)乘法器的設(shè)計、各階控制單元的設(shè)計、數(shù)據(jù)存儲器的設(shè)計，從而完成1024點流水線工作方式的FFT，達到工作在50MHZ時鐘頻率的設(shè)計要求。

標簽： FPGA 1024 FFT 流水線

上傳時間： 2013-04-24

上傳用戶：KSLYZ
Lab5_七段數(shù)碼管顯示設(shè)計

1. 數(shù)碼管顯示原理數(shù)碼的顯示方式一般有三種：第一種是字型重疊式；第二種是分段式；第三種是點陣式。目前以分段式應用最為普遍，主要器件是七段發(fā)光二極管（LED）顯示器。它可分為兩種，一是共陽極顯示器（發(fā)光二極管的陽極都接在一個公共點上），另一是共陰極顯示器（發(fā)光二極管的陽極都接在一個公共點上，使用時公共點接地）。 EXCD-1 開發(fā)板使用的數(shù)碼管為四位共陰極數(shù)碼管，每一位的共陰極 7 段數(shù)碼管由 7個發(fā)光 LED 組成，呈“ ”字狀，7 個發(fā)光 LED 的陰極連接在一起，陽極分別連接至 FPGA 相應引腳。SEG_SEL1、SEG_SEL2、SEG_SEL3 和 SEG_SEL4 為四位 7 段數(shù)碼管的位選擇端。當其值為“1”時，相應的 7 段數(shù)碼管被選通。當輸入到 7 段數(shù)碼管 SEG_A~ SEG_G和 EG_DP 管腳的數(shù)據(jù)為高電平時，該管腳對應的段變亮，當輸入到 7 段數(shù)碼管 SEG_A~ EG_G和 SEG_DP 管腳的數(shù)據(jù)為低電平時，該管腳對應的段變滅。

標簽： Lab 七段數(shù)碼顯示設(shè)計

上傳時間： 2013-05-23

上傳用戶：66666
基于ARM的IC卡機房管理終端設(shè)計

目前，許多高校在機房管理上使用了IC 卡，其中少數(shù)機房是使用接觸式IC卡，眾所周知，接觸式IC 卡在可靠性、易用性、安全性、高抗干擾性和工作距離方面不及非接觸式IC 卡，因此很多接觸式IC 卡基本已被非接觸式IC 卡取代。經(jīng)過調(diào)研發(fā)現(xiàn)，使用IC 卡的機房管理系統(tǒng)的基本工作方式是每個機房中配置了1個IC 卡讀寫終端和1 臺監(jiān)控機。IC 卡讀卡終端只是一個普通的讀卡器，只負責讀取卡內(nèi)信息，并通過串口等通信方式將IC 卡信息傳輸給監(jiān)控機，讀卡終端本身沒有信息存儲功能，實際的計費管理完全是通過監(jiān)控計算機控制，監(jiān)控計算機向中心服務(wù)器端定時或?qū)崟r傳輸刷卡信息。由于整個系統(tǒng)要占用一臺微機，而且中間的信息傳遞、計費環(huán)節(jié)都要由它來完成，不僅浪費資源，而且也增加了安全隱患。在這種工作模式下，會出現(xiàn)一些問題和漏洞： 1) 可靠性不高由于讀卡設(shè)備與監(jiān)控計算機之間的信息傳輸只是暫時保存在監(jiān)控計算機中，如果監(jiān)控計算機遭到病毒襲擊或者出現(xiàn)硬件故障，將出現(xiàn)無法挽回的后果。而且由于學生信息都保存在監(jiān)控計算機中，因此存在著人為偽造、篡改和徇私舞弊行為的極大可能。 2) IC卡的特點未完全體現(xiàn)IC卡除了能標識身份外，還有電子錢包功能，能對其進行充值和扣款，但是上述方法基本上IC卡只用做標識身份，實際的每次扣款，都是由監(jiān)控計算機和中心服務(wù)器來完成，基本與讀卡設(shè)備無關(guān)。 3) 不方便學生上機和收費管理學生每次上機刷卡，都要由監(jiān)控計算機連接中心服務(wù)器端，由中心服務(wù)器端讀出學生信息，進行核對，而且對學生的扣款需要額外的計算機軟件來進行計時和計費處理，顯得比較繁瑣。鑒于以上問題，為提高機房管理效率，降低工作強度，并及時處理機房發(fā)生的故障，采用機房計費管理系統(tǒng)勢在必行。如果能在讀卡終端設(shè)備中完成計費的大部分功能，并且增加存儲功能，這樣就可以減少監(jiān)控計算機的負擔，甚至讀卡終端設(shè)備可以直接與中心服務(wù)器通信，不僅能增加系統(tǒng)的可靠性和安全性而且還充分利用了IC 卡的功能，還降低了財務(wù)統(tǒng)計和計算帶來的麻煩。目前已經(jīng)應用于機房管理的解決方案主要有3種方式，即:軟硬件結(jié)合控制方式、帳號方式和門禁方式。鑒于設(shè)計要求，并且考慮到安全、可靠、簡單等因素，如果在軟硬件結(jié)合控制方式中，把更多的任務(wù)交由讀卡終端，比如由讀卡終端來存儲數(shù)據(jù)、計費管理，同時如果讀卡終端能實現(xiàn)TCP/IP 通信，那么監(jiān)控計算機的任務(wù)就大大降低，甚至可以由讀卡終端直接與中心服務(wù)器通信。就減少了一些不必要的麻煩和安全風險。本論文的設(shè)計就是基于這一點來進行的。本系統(tǒng)要求數(shù)據(jù)傳輸穩(wěn)定可靠，實時性要好，另外考慮到性價比等因素，綜合考慮選擇將μC/OS-II 操作系統(tǒng)移植到ARM7 上作為開發(fā)平臺。在此平臺基礎(chǔ)上，考慮到TCP/IP協(xié)議棧的實現(xiàn)與要采用的硬件的性能以及實現(xiàn)的成本有關(guān)。從解決這一技術(shù)問題出發(fā)，結(jié)合本論文研究的應用對象，決定使用嵌入式操作系統(tǒng)，此種方案可以描述為嵌入式TCP/IP協(xié)議棧＋嵌入式操作系統(tǒng)＋微控制器。本文介紹了一種基于ARM7的IC 卡機房管理終端的設(shè)計方案。該系統(tǒng)在ARM7的基礎(chǔ)上實現(xiàn)了μC/OS-Ⅱ操作系統(tǒng)的移植和TCP/IP協(xié)議棧的嵌入，能夠正確讀寫IC 卡信息，增加了SD 卡存儲功能，完成計費操作，實現(xiàn)液晶顯示功能，能夠通過以太網(wǎng)或串口直接與服務(wù)器通信。本文詳細介紹了整個機房管理系統(tǒng)終端的硬軟件設(shè)計，給出了嵌入式操作系統(tǒng)μC/OS-Ⅱ在ARM7 處理器上的詳細移植過程，介紹了一種TCP/IP協(xié)議棧和基于套接字的編程方法，同時也提供了一種多卡操作的防沖突機制。同目前大多數(shù)機房管理系統(tǒng)相比，該系統(tǒng)有如下特點： 1) 由于使用了嵌入式操作系統(tǒng)μC/OS-Ⅱ，提高了系統(tǒng)的實時性和反應時間，任務(wù)管理和調(diào)度更加方便有效。 2) 由讀卡終端來進行計費操作，降低了服務(wù)器端的工作壓力，同時降低了安全風險。 3) 增加了數(shù)據(jù)存儲功能，提高了系統(tǒng)的可靠性，有利于數(shù)據(jù)的查詢和故障的恢復。 4) 增加了對無效卡、注銷卡和欠費卡的判斷與處理，對惡意操作或者有意或者無意的逃費操作采取了積極有效的措施。 5) 以太網(wǎng)通信克服了以往串口通信的傳輸距離短、傳輸速率慢等缺點，使得通信更加方便、高效，并且可以進行遠距離傳輸和控制。

標簽： ARM IC卡機房管理終端設(shè)計

上傳時間： 2013-07-09

上傳用戶：淺言微笑
ARM指令集仿真器的設(shè)計與實現(xiàn).pdf

指令集仿真器是目前嵌入式系統(tǒng)研究中一個極其重要的領(lǐng)域，一個靈活高效且準確度高的仿真器不僅可以實現(xiàn)對嵌入式系統(tǒng)硬件環(huán)境的仿真，而且是現(xiàn)代微處理器結(jié)構(gòu)設(shè)計過程中性能評估的重要工具. 仿真器的性能已經(jīng)成為影響整個設(shè)計效率的重要因素，在現(xiàn)有的指令集仿真技術(shù)中，編譯型仿真技術(shù)雖然可以獲得高的仿真速度，但其對應用的假設(shè)過于嚴格，限制了其在商業(yè)領(lǐng)域中的應用；解釋型仿真器雖被普遍使用，但其缺點也很明顯，由于模擬過程中需要耗費大量時間用于指令譯碼，解釋型模擬器速度往往很有限，使用性能較低。由此可見，如何減少仿真過程中的指令譯碼時間，是提高仿真器的性能的關(guān)鍵。本文旨在提出一個指令集仿真器的原型，重點解決指令解碼過程中的速度瓶頸，在其基礎(chǔ)可以進行擴充和改進，以適應不同硬件平臺的需要。文章首先從ARM指令集的指令功能和編碼格式入手，通過分析和比較找出了一般常用指令的編碼和實現(xiàn)規(guī)律，并在此基礎(chǔ)上進行了高級語言的描述，其后提出了改進版解釋型指令集仿真器的設(shè)計方案，包括為提高仿真器性能，減少譯碼時間，創(chuàng)新性的在流程設(shè)計中加入了預解碼的步驟，同時用自己設(shè)計的壓縮算法解決了因預解碼產(chǎn)生大量譯碼信息而帶來的內(nèi)存過度消耗難題。接下來，描述了仿真器的實現(xiàn)，包括指令的取指、譯碼、執(zhí)行等基本功能，并著重描述了如何通過劃分存儲域和存儲塊的方式模擬真實存儲器的讀寫訪問實現(xiàn)。另外，需要特別指出的是，針對仿真器中普遍存在的調(diào)試難問題，本文從一線程序開發(fā)人員的角度，在調(diào)試模塊的設(shè)計中除了斷點設(shè)置、程序暫停、恢復等基本功能外，還添加了各類監(jiān)視設(shè)備和程序跟蹤的功能，以期能提高本仿真器的實用性。在文章的結(jié)尾，提出了仿真器的驗證方案，并按照該方案對仿真器進行了功能和性能上的驗證，最后對進一步的工作進行了展望。

標簽： ARM 指令集仿真器

上傳時間： 2013-08-02

上傳用戶：宋桃子