<strike id="w0gai"></strike>
汽車工業在國民經濟增長中發揮著越來越重要的作用。近幾年，雖然我國的汽車工業已經得到了飛速的發展，但汽車ECU(Electronic Control Unit)的設計制造一直無法實現國產化，嚴重制約了汽車工業的發展。針對這個現狀，本課題對于ECU的設計進行了初步研究。首次嘗試了基于SOPC技術的ECU系統設計，并利用dSPACE實時仿真發動機，完成了ECU的硬件在回路仿真，對控制效果進行了測試和分析。 目前，市場上的ECU系統都是基于專用單片機的。本文首先對現有的汽車發動機控制器結構進行了分析比較，總結出ECU的主要組成部件；而后通過各類方案的對比，確定了本課題采用基于FPGA的嵌入NIOS Ⅱ軟核的SOPC技術方案。 之后，進行了汽車發動機模型搭建和控制算法的設計。發動機模型以Hendricks提出的均值模型為基礎，參考mathworks公司的發動機建模方案進行設計。并在該模型基礎上，參考Fekete提出的針對多缸發動機的基于模型的空燃比控制策略和mathworks發動機控制方案，建立了以控制空燃比為核心的發動機噴油控制算法。并通過simulink的仿真，驗證了模型和算法的合理有效性。 基于系統設計總體方案，完成了ECU硬件電路設計，并在該系統中完成了上述算法的移植和優化。最后，利用dSPACE實時仿真發動機，進行ECU的硬件在回路仿真，對本文設計的ECU系統進行了測試。證實了該ECU方案在空燃比控制方面取得了較好的效果。 本論文以大量的圖示形式介紹了發動機模型和系統軟硬件設計，使得系統結構和軟件流程等一目了然，淺顯易懂。同時論文中采用的基于SOPC技術的ECU設計具有一定創新性，對于其他ECU系統的開發和設計具有一定指導意義。
上傳時間： 2013-07-11
上傳用戶：小眼睛LSL
目前，數字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域，信號處理算法理論己趨于成熟，但其具體硬件實現方法卻值得探討。FPGA是近年來廣泛應用的超大規模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優點，大大推動了數字系統設計的單片化、自動化，縮短了單片數字系統的設計周期、提高了設計的靈活性和可靠性，在超高速信號處理和實時測控方面有非常廣泛的應用。本文對FPGA的數據采集與處理技術進行研究，基于FPGA在數據采樣控制和信號處理方面的高性能和單片系統發展的新熱點，把FPGA作為整個數據采集與處理系統的控制核心。主要研究內容如下： FPGA的單片系統研究。針對數據采集與處理，對FPGA進行選型，設計了基于FPGA的單片系統的結構。把整個控制系統分為三個部分：多通道采樣控制模塊，數據處理模塊，存儲控制模塊。 多通道采樣控制模塊的設計。利用4片AD7506和一片AD7862對64路模擬量進行周期采樣，分別設計了通道選擇控制模塊和A/D轉換控制模塊，并進行了仿真，完成了基于FPGA的多通道采樣控制。 數據處理模塊的設計。FFT算法在數字信號處理中占有重要的地位，因此本文研究了FFT的硬件實現結構，提出了用FPGA實現FFT的一種設計思想，給出了總體實現框圖。分別設計了旋轉因子復數乘法器，碟形運算單元，存儲器，控制器，并分別進行了仿真。重點設計實現了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設計實現了蝶形處理單元中的旋轉因子乘法器，從而提高了蝶形處理器的運算速度，降低了運算復雜度。理論分析和仿真結果表明，狀態機控制器成功地對各個模塊進行了有序、協調的控制。 存儲控制模塊的設計。利用閃存芯片K9K1G08UOA對采集處理后的數據進行存儲，設計了FPGA與閃存的硬件連接，設計了存儲控制模塊。 本文對FFT算法的硬件實現進行了研究，結合單片系統的特點，把整個系統分為多通道采樣控制模塊，數據處理模塊，存儲控制模塊進行設計和仿真。設計采用VHDL編寫程序的源代碼。仿真測試結果表明，此FPGA單片系統可完成對實時信號的高速采集與處理。
上傳時間： 2013-07-06
上傳用戶：eclipse
數字信號處理是信息科學中近幾十年來發展最為迅速的學科之一。常用的實現高速數字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現能力強、速度快、設計靈活性好等眾多優點，尤其在并行信號處理能力方面比DSP更具優勢。在信號處理領域，經常需要對多路信號進行采集和實時處理，為解決這一問題，本文設計了基于FPGA的數據采集和處理系統。 本文首先介紹數字信號處理系統的組成和數字信號處理的優點，然后通過FFT算法的比較選擇和硬件實現方案的比較選擇，進行總體方案的設計。在硬件方面，特別討論了信號調理模塊、模數轉換模塊、FPGA芯片配置等功能模塊的設計方案和硬件電路實現方法。信號處理單元的設計以Xilinx ISE為軟件平臺，采用VHDL和IP核的方法，設計了時鐘產生模塊、數據滑動模塊、FFT運算模塊、求模運算模塊、信號控制模塊，完成信號處理單元的設計，并采用ModelSim仿真工具進行相關的時序仿真。最后利用MATLAB對設計進行驗證，達到技術指標要求。
上傳時間： 2013-07-07
上傳用戶：小火車啦啦啦
視頻監控一直是人們關注的應用技術熱點之一，它以其直觀、方便、信息內容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監控系統中，經常需要對多路視頻信號進行實時監控，如果每一路視頻信號都占用一個監視器屏幕，則會大大增加系統成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監視器顯示，是視頻監控系統的核心部分。 傳統的基于分立數字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現。 本文對視頻圖像畫面分割技術進行了分析，完成了基于ITU-RBT.656視頻數據格式的畫面分割方法設計；系統采用Xilinx公司的FPGA作為核心控制器，設計了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數字電路集成在一起，電路結構簡潔，具有較好的穩定性和靈活性；在硬件電路平臺基礎上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數據提取模塊，圖像存儲控制模塊和圖像合成模塊的設計，首先，由攝像頭采集四路模擬視頻信號，經視頻解碼芯片轉換為數字視頻圖像信號后送入異步FIFO緩沖。然后，根據畫面分割需要進行視頻圖像數據抽取，并將抽取的視頻圖像數據按照一定的規則存儲到圖像存儲器。最后，按照數字視頻圖像的數據格式，將四路視頻圖像合成一路編碼輸出，實現了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。 本文通過由FPGA實現多路視頻圖像的采集、存儲和合成等邏輯控制功能，I2C總線對兩片視頻解碼器進行動態配置等方法，實現四路視頻圖像的輪流采集、存儲和圖像的合成，提高了系統集成度，并可根據系統需要修改設計和進一步擴展功能，同時提高了系統的靈活性。
上傳時間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
感應電機由于具有可靠性好、結構簡單、價格低廉和體積小等優點，成為生產實踐中應用最廣泛的一種電動機。然而，感應電機是一個多變量、強耦合、非線性的時變系統，這使得感應電機的控制十分復雜，尤其是在對控制精度要求比較高的場合，設計出高精度的感應電機控制系統變得非常困難。 針對高精度感應電機控制較困難的問題，本文分析了感應電機的數學建模方法及電機控制策略問題。在對感應電機的數學模型進行了數學推導的基礎上，在Matlab/Simulink平臺上建立了感應電機的電機模型，提出了一種感應電機控制系統仿真建模的新方法。對常用的數字脈寬調制方法進行了數學推導及仿真研究，并將模糊控制理論應用于感應電機的變頻調速系統中，改善了傳統PI控制器超調較大、響應較慢、魯棒性差的缺點。仿真結果驗證模糊PI控制方案的優越性。 在感應電機建模仿真的基礎上，根據高精度感應電機控制器的需求及FPGA的特點，本文提出感應電機控制器的的設計方案。按照FPGA模塊化設計思想，將整個系統進行了合理的劃分，對SVPWM、Park變換、模糊PI控制器、反饋速度測量等重要模塊的FPGA硬件實現算法進行了深入的研究。并在一些模塊算法的設計上提出了自己的思路。各模塊在Modelsim平臺上完成功能仿真后并下載到Spartan-3E開發板上完成硬件驗證。
上傳時間： 2013-04-24
上傳用戶：tdyoung
本文針對目前國內外基于FPGA實現模糊控制器的理論、EDA軟件工具的使用以及FPGA 技術的發展，對模糊控制器的設計作了有益的探索，并達到了預期的實驗效果。文章綜述了模糊控制理論的產生、發展、應用現狀以及今后的發展方向；介紹了模糊邏輯、模糊控制的基本原理和模糊控制器的結構；闡述了常規模糊控制器的設計過程。文章介紹了運用 VHDL語言進行模糊控制器的設計過程。對模糊控制過程中隸屬度函數的存儲采用了分段存儲法，其設計方法簡單，提高了運算速度和運算精度。采用了“最大－最小”函數法簡化了模糊控制規則的推理過程。運用“倒數相乘法”實現除法器的設計，能夠實現任意數的除法運算，且精度較高。并以模糊空調溫度控制器為例進行了理論說明和模糊設計，并給出了相應的VHDL代碼。整體設計及其各個模塊都在ALTERA公司的EDA 工具Quartus Ⅱ和Modelsim SE平臺上進行了邏輯綜合及功能時序仿真，綜合與仿真的結果表明，基于FPGA的模糊控制器芯片消耗較少的硬件資源，達到了較高的設計性能，在速度和資源利用率方面均達到了較優的狀態，通過在 FPGA開發板上的驗證與測試，測試結果表明，所設計的模糊控制器可滿足實時模糊控制的要求。關鍵詞：模糊邏輯 模糊控制器 VHDL FPGA
上傳時間： 2013-04-24
上傳用戶：003030
激光打標是一種利用高能量的激光束在打標物體表面刻下永久性標識的技術。與傳統的壓刻等方法相比，激光打標具有速度快、無污染、質量高、性能穩定、不接觸物體表面等優點。激光打標是目前工業產品標記的先進技術，是一種高效的標記方法。傳統的基于ISA總線、PCI總線或者USB總線的激光打標控制器增加了激光打標機的成本和體積。本文提出一種基于ARM+FPGA架構的嵌入式系統方案，主要的研究工作如下：首先，介紹了激光打標系統的組成，激光打標技術的發展現狀和激光打標機的原理。根據激光打標控制系統的功能要求和性能要求，提出了ARM+FPGA的總體設計，并簡要討論了ARM和FPGA的特點和優勢。ARM處理器的主要功能是完成打標內容的輸入和變換處理，打標機參數的設置和控制打標。FPGA的作用是接收、存儲和轉換打標數據，然后產生控制信號去控制激光打標設備。然后，詳細討論了激光打標機控制器的硬件電路設計，包括ARM控制單元電路、FPGA控制單元電路和數模轉換模塊等。為了使控制器能夠長時間可靠穩定地工作，還采取了隔離技術等許多抗干擾措施。完成了 FPGA中各個模塊的程序設計，利用Quartus Ⅱ軟件進行了仿真驗證，調試了控制器的功能。本文所設計的嵌入式激光打標控制器發揮了ARM和FPGA各自的優勢。經過在實際打標系統中的測試，證明本次設計的激光打標機控制器實現了預期的功能，取得了滿意的打標效果。關鍵詞：ARM，FPGA，激光打標，FIFO，CO2激光器，掃描振鏡系統
上傳時間： 2013-04-24
上傳用戶：hewenzhi
隨著數字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數據交換日益增加。正交幅度調制器(QAM Modulator)作為一種高頻譜利用率的數字調制方式，在數字電視廣播、固定寬帶無線接入、衛星通信、數字微波傳輸等寬帶通信領域得到了廣泛應用。 近年來，集成電路和數字通信技術飛速發展，FPGA作為集成度高、使用方便、代碼可移植性等優點的通用邏輯開發芯片，在電子設計行業深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實現四路QAM調制的全過程。FPGA實現信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實現對四路I/Q信號的調制，輸出中頻信號。本文具體內容總結如下: 1.介紹國內數字電視發展狀況、國內國際的數字電視標準，并詳細介紹國內有線電視的系統組成及QAM調制器的發展過程。 2.研究了QAM調制原理，其中包括信源編碼、TS流標準格式轉換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴散、RS編碼、數據交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計，其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發流程。 5.深入研究了基于FPAG代碼開發，其中主要包括I2C接口實現，ASI到SPI的轉換，信道編碼中的TS流包處理、能量擴散、RS編碼、數據交織、星座映射與差分編碼的實現及AD9857的FPGA控制使其實現四路QAM的調制。 6.介紹代碼測試、電路測試及系統指標測試。 最終系統指標測試表明基于FPGA與AD9857的四路DVB-C調制器基本達到了國標的要求。
上傳時間： 2013-07-05
上傳用戶：leehom61
基于vhld的三層電梯控制器的設計，是關于EDA技術的，和CPLD也很相關。
上傳時間： 2013-06-26
上傳用戶：uuuuuuu
隨著印制電路板功能的日益增強，結構日趨復雜，系統中各個功能單元之間的連線間距越來越細密，基于探針的電路系統測試方法已經很難滿足現在的測試需要。邊界掃描測試(BST)技術通過將邊界掃描寄存器單元安插在集成電路內部的每個引腳上，相當于設置了施加激勵和觀測響應的內建虛擬探頭，通過該技術可以大大的提高數字系統的可觀測性和可控性，降低測試難度。針對這種測試需求，本文給出了基于FPGA的邊界掃描控制器設計方法。 完整的邊界掃描測試系統主要由測試控制部分和目標器件構成，其中測試控制部分由測試圖形、數據的生成與分析及邊界掃描控制器兩部分構成。而邊界掃描控制器是整個系統的核心，它主要實現JTAG協議的自動轉換，產生符合IEEE標準的邊界掃描測試總線信號，而邊界掃描測試系統工作性能主要取決與邊界掃描控制器的工作效率。因此，設計一個能夠快速、準確的完成JTAG協議轉換，并且具有通用性的邊界掃描控制器是本文的主要研究工作。 本文首先從邊界掃描技術的基本原理入手，分析邊界掃描測試的物理基礎、邊界掃描的測試指令及與可測性設計相關的標準，提出了邊界掃描控制器的總體設計方案。其次，采用模塊化設計思想、VHDL語言描述來完成要實現的邊界掃描控制器的硬件設計。然后，利用自頂向下的驗證方法，在對控制器內功能模塊進行基于Testbench驗證的基礎上，利用嵌入式系統的設計思想，將所設計的邊界掃描控制器集成到SOPC中，構成了基于SOPC的邊界掃描測試系統。并且對SOPC系統進行軟硬件協同仿真，實現對邊界掃描控制器的功能驗證后將其應用到實際的測試電路當中。最后，在基于SignalTapⅡ硬件調試的基礎上，軟硬件結合對整個系統可行性進行了測試。從測試結果看，達到了預期的設計目標，該邊界掃描控制器的設計方案是正確可行的。 本文設計的邊界掃描控制器具有自主知識產權，可以與其他處理器結合構成完整的邊界掃描測試系統，并且為SOPC系統提供了一個很有實用價值的組件，具有很明顯的現實意義。
上傳時間： 2013-07-20
上傳用戶：hewenzhi
