近年來,移動(dòng)通信技術(shù)在全球范圍內(nèi)得到了迅猛的發(fā)展及應(yīng)用,各種全新的無線通信概念層出不窮、各種新的體制及其關(guān)鍵技術(shù)日新月異。由于正交頻分復(fù)用(OFDM)技術(shù)可以高效地利用頻譜資源并有效地對(duì)抗頻率選擇性衰落,多入多出(MIMO)利用多個(gè)天線實(shí)現(xiàn)多發(fā)多收,在不增加帶寬和發(fā)送功率的情況下,可以成倍提高信道容量,因此OFDM-MIMO技術(shù)被廣泛認(rèn)為是后三代通信系統(tǒng)(B3G)的關(guān)鍵技術(shù),是當(dāng)今移動(dòng)通信領(lǐng)域研究的熱點(diǎn)。 本文對(duì)OFDM-MIMO通信系統(tǒng)接收機(jī)的關(guān)鍵技術(shù)--數(shù)字下變頻,OFDM同步、解調(diào)進(jìn)行了相關(guān)研究,在多天線接收板的XC2VP70-5FF1704芯片上,完成了數(shù)字下變頻,OFDM同步和解調(diào)的FPGA設(shè)計(jì)與實(shí)現(xiàn)。通過功能仿真、時(shí)序仿真、板級(jí)電路測(cè)試,驗(yàn)證了該設(shè)計(jì)的正確性。 本文首先介紹了OFDM基本原理以其特點(diǎn),然后對(duì)同步技術(shù)和數(shù)字下變頻技術(shù)作了相應(yīng)的介紹。同步是OFDM系統(tǒng)設(shè)計(jì)中的一項(xiàng)關(guān)鍵技術(shù),即是針對(duì)系統(tǒng)中存在的時(shí)間偏差、頻率偏差進(jìn)行定時(shí)恢復(fù)、頻偏的估計(jì)與補(bǔ)償,來減少各種同步偏差對(duì)系統(tǒng)性能的影響。數(shù)字下變頻是軟件無線電的核心技術(shù)之一,其基本功能是從高速中頻數(shù)字信號(hào)中提取所需的窄帶信號(hào),將其下變頻為基帶信號(hào),降低數(shù)據(jù)率,以供后續(xù)DSP器件作進(jìn)一步處理。 在數(shù)字下變頻器的設(shè)計(jì)和實(shí)現(xiàn)方面,本文先介紹了數(shù)字下變頻器的原理和基本結(jié)構(gòu),然后根據(jù)系統(tǒng)要求對(duì)其進(jìn)行了設(shè)計(jì),并在實(shí)現(xiàn)上作了一些簡(jiǎn)化,節(jié)約了硬件資源。 在對(duì)時(shí)間同步的設(shè)計(jì)和實(shí)現(xiàn)方面,本文采用了利用PN序列進(jìn)行時(shí)間同步的算法。在實(shí)現(xiàn)上根據(jù)系統(tǒng)實(shí)際情況將數(shù)據(jù)分為四路分別與本地PN碼做滑動(dòng)相關(guān)運(yùn)算,更有效的利用了同步數(shù)據(jù),達(dá)到了更好的同步性能。 在OFDM的頻率同步的設(shè)計(jì)和實(shí)現(xiàn)方面,本文采用重復(fù)的PN碼兩兩相關(guān)來估計(jì)頻偏值,并聯(lián)合一個(gè)二階負(fù)反饋環(huán)路進(jìn)行補(bǔ)償。該算法利用環(huán)路自身噪聲帶寬抑制噪聲,提高頻率估計(jì)精度,并同時(shí)利用負(fù)反饋擴(kuò)大頻偏估計(jì)范圍。本文在對(duì)算法的詳細(xì)研究分析的基礎(chǔ)上對(duì)其進(jìn)行了FPGA設(shè)計(jì)與實(shí)現(xiàn)。
標(biāo)簽: OFDMMIMO FPGA 接收機(jī)
上傳時(shí)間: 2013-04-24
上傳用戶:heminhao
利用AD650壓頻轉(zhuǎn)換器設(shè)計(jì)頻壓轉(zhuǎn)換器:
標(biāo)簽: 650 AD 壓頻轉(zhuǎn)換器 轉(zhuǎn)換器
上傳時(shí)間: 2013-06-03
上傳用戶:pinksun9
SEED-XDS560PLUS仿真器驅(qū)動(dòng)
標(biāo)簽: SEED-XDS PLUS 560 仿真器
上傳時(shí)間: 2013-06-16
上傳用戶:tyler
搶答器除具有基本的搶答功能外,還具有定時(shí)、計(jì)時(shí)和報(bào)警功能。
標(biāo)簽: 搶答器
上傳時(shí)間: 2013-04-24
上傳用戶:pwcsoft
四電壓比較器LM339的典型應(yīng)用實(shí)例: LM339集成塊內(nèi)部裝有四個(gè)獨(dú)立的電壓比較器,該電壓比較器的特點(diǎn)是:1)失調(diào)電壓小,典型值為2mV;2)電源電壓范圍寬,單電源為2-36V,雙電源電壓為±1V-
上傳時(shí)間: 2013-07-11
上傳用戶:gaojiao1999
航天測(cè)控通信網(wǎng)是航天工程的重要組成部分。迄今為止,我國(guó)已建成“C頻段測(cè)控網(wǎng)”,及正在建設(shè)的“S頻段測(cè)控網(wǎng)”和“TDRSS測(cè)控網(wǎng)”。測(cè)距單元是測(cè)控系統(tǒng)基帶設(shè)備中的重要功能單元,為航天飛行器提供定位元素。目前,在航天測(cè)距系統(tǒng)中側(cè)音測(cè)距技術(shù)具有最高的測(cè)距精度。本文以中國(guó)電子科技集團(tuán)第十研究所某項(xiàng)目為背景,對(duì)側(cè)音測(cè)距系統(tǒng)中的關(guān)鍵技術(shù)進(jìn)行了詳細(xì)的研究,提出了一些改進(jìn)測(cè)距精度的方法,最后用FPGA實(shí)現(xiàn)了側(cè)音測(cè)距功能單元。 本論文主要完成以下工作: 1)完成了直接數(shù)字頻率合成的雜散分析。采用嚴(yán)格的信號(hào)分析方法,運(yùn)用離散傅立葉變換(DFT)和傅立葉變換(FT),推導(dǎo)了理想狀態(tài)和相位截短條件下的DDS輸出頻譜的數(shù)學(xué)表達(dá)式,并利用systemview仿真軟件建立了DDS相位截短模型,通過仿真驗(yàn)證了分析結(jié)論的正確性。 2)改進(jìn)了TT&C系統(tǒng)中經(jīng)典的FFT頻率引導(dǎo)算法,增加了頻譜對(duì)稱性分析,在實(shí)現(xiàn)頻率引導(dǎo)的同時(shí)完成了防載波頻率錯(cuò)鎖的功能。 3)首次采用基于正交雙通道相關(guān)原理的數(shù)字相關(guān)相位估計(jì)法來實(shí)現(xiàn)次側(cè)音匹配和解模糊,降低了設(shè)備復(fù)雜度,提高了測(cè)距精度。針對(duì)低信噪比的情況,提出了基于平滑濾波的數(shù)據(jù)處理方法,提高了相位測(cè)量精度。對(duì)測(cè)距信道中加限幅器導(dǎo)致的測(cè)距信號(hào)信噪比惡化程度做了深入的理論分析。最后,分析了測(cè)距誤差,并對(duì)其中一些引起測(cè)距誤差的因素提出了改善方法。 通過本論文的工作,成功的完成了TT&C側(cè)音測(cè)距終端的研制,系統(tǒng)現(xiàn)已通過測(cè)試,達(dá)到系統(tǒng)任務(wù)書的各項(xiàng)指標(biāo)要求。
標(biāo)簽: FPGA TTC 關(guān)鍵技術(shù)
上傳時(shí)間: 2013-04-24
上傳用戶:assss
在溫差電偶實(shí)驗(yàn)中,要保持冷端溫度恒定,通常是將其冷端置于冰水混和物中。這種方法需要制冰,實(shí)驗(yàn)準(zhǔn)備復(fù)雜,且效果也不很理想。對(duì)實(shí)驗(yàn)進(jìn)行改進(jìn),制作一臺(tái)冷端溫度補(bǔ)償器,用其取代冰水混和物。實(shí)踐證明,補(bǔ)償器工作
上傳時(shí)間: 2013-05-27
上傳用戶:hongmo
ARM微處理器的應(yīng)用已經(jīng)遍及工業(yè)控制、消費(fèi)類電子產(chǎn)品、通信系統(tǒng)、網(wǎng)絡(luò)系統(tǒng)、無線系統(tǒng)等各類產(chǎn)品市場(chǎng),占領(lǐng)了32位RISC微處理器75%以上的市場(chǎng)份額。 本文設(shè)計(jì)的基于JTAG接口的ARM編程器,以ARM微處理器作為CPU,利用其JTAG接口對(duì)Flash在線編程的技術(shù),給以ARM為內(nèi)核的應(yīng)用板(數(shù)控系統(tǒng)硬件平臺(tái))進(jìn)行快速軟件升級(jí)。在分析相關(guān)技術(shù)的基礎(chǔ)上,給出了系統(tǒng)的總體設(shè)計(jì)方案,設(shè)計(jì)了系統(tǒng)的硬件和軟件。 首先詳細(xì)分析了JTAG技術(shù)、USB技術(shù)和Modem通信原理。編程器以USB口和RS-232口作為通信接口,以JTAG接口作為調(diào)試接口和編程接口。 其次,在分析編程器需求的基礎(chǔ)上,給出了系統(tǒng)的總體設(shè)計(jì)方案,選擇了主要的部件。系統(tǒng)硬件的核心部件采用了Philips LPC2144ARM芯片,擴(kuò)展了JTAG接口、USB接口、Modem接口,同時(shí)又構(gòu)造出了一個(gè)JTAG接口。該芯片具有SPI總線,采用與SPI兼容的外部Flash作為存儲(chǔ)器。編程器軟件在ADS集成開發(fā)環(huán)境下開發(fā)調(diào)試。 最后,對(duì)編程器技術(shù)實(shí)現(xiàn)上的不足作了分析和編程器設(shè)計(jì)的不完善之處作了總結(jié),并對(duì)編程器的發(fā)展趨勢(shì)作了探討和展望。
上傳時(shí)間: 2013-06-16
上傳用戶:mylinden
基于STM32的雙極性逆變器軟件,用于對(duì)逆變電源的研究,里面有雙極性SPWM數(shù)組的計(jì)算公式
上傳時(shí)間: 2013-05-24
上傳用戶:lx9076
H.264/AVC是ITU與ISO/IEC(International Standard Organization/Intemational Electrotechnical Commission國(guó)際標(biāo)準(zhǔn)化組織/國(guó)際電工委員會(huì))聯(lián)合推出的活動(dòng)圖像編碼標(biāo)準(zhǔn)。作為最新的國(guó)際視頻編碼標(biāo)準(zhǔn),H.264/AVC與MPEG-4、H.263等視頻編碼標(biāo)準(zhǔn)相比,性能有了很大提高,并已在流媒體、數(shù)字電視、電話會(huì)議、視頻存儲(chǔ)等諸多領(lǐng)域得到廣泛的應(yīng)用。基于上下文的自適應(yīng)二進(jìn)制算術(shù)編碼(Conrext-based Adaptive Binary Arithmetic Coding,CABAC)是H.264/AVC的兩個(gè)熵編碼方案之一,相對(duì)于另一熵編碼方案-CAVLC(基于上下文的自適應(yīng)可變長(zhǎng)編碼),CABAC具有更高的數(shù)據(jù)壓縮率:在同等編碼質(zhì)量下要比CAVLC提高10%~15%的壓縮率。CABAC能實(shí)現(xiàn)很高的數(shù)據(jù)壓縮率,但這是以增加實(shí)現(xiàn)的復(fù)雜性為代價(jià)的。在已有的硬件實(shí)現(xiàn)方法上,CABAC的解碼效率并不高。 論文在深入研究CABAC解碼算法及其實(shí)現(xiàn)流程,并在仔細(xì)分析了H.264/AVC碼流結(jié)構(gòu)的基礎(chǔ)上,總結(jié)出了影響CABAC解碼效率的各個(gè)環(huán)節(jié),并以此為出發(fā)點(diǎn),對(duì)CABAC解碼所需中的各個(gè)功能模塊進(jìn)行了優(yōu)化設(shè)計(jì),設(shè)計(jì)出一種新的CABAC解碼器結(jié)構(gòu),相對(duì)于一般的CABAC解碼器,它的解碼效率得到了顯著提高。論文針對(duì)影響CABAC解碼過程的"瓶頸"問題一多次訪問存儲(chǔ)部件影響解碼速率,提出了新的存儲(chǔ)組織方式,并根據(jù)CABAC的碼流結(jié)構(gòu)特性,采用4個(gè)子解碼器級(jí)聯(lián)的方式來進(jìn)一步提高解碼速率。 最后,用Verilog語言對(duì)所設(shè)計(jì)的CABAC解碼器進(jìn)行了描述,用EDA軟件對(duì)其進(jìn)行了仿真,并在FPGA上驗(yàn)證了其功能,結(jié)果顯示,該CABAC解碼器結(jié)構(gòu)顯著提高了解碼效率,能夠滿足高檔次實(shí)時(shí)通訊的要求。
上傳時(shí)間: 2013-07-03
上傳用戶:huazi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1