av今日在线,亚洲人www,欧美私密网站

搶答器電路

多路移位寄存器dsasg asgagvgdafgadtgertgdafgdafgda

多路移位寄存器dsasg asgagvgdafgadtgertgdafgdafgda

標(biāo)簽： asgagvgdafgadtgertgdafgdafgda dsasg 多路移位寄存器

上傳時間： 2015-04-04

上傳用戶：cc1
內(nèi)附多路選擇器

內(nèi)附多路選擇器，74系列芯片VHDL源碼，加法器，F(xiàn)IR，比較器等大量例子，對初學(xué)VHDL語言很有好處。可用maxplus，quartus，synplicity等綜合軟件進(jìn)行調(diào)試

標(biāo)簽： 多路選擇器

上傳時間： 2013-12-26

上傳用戶：ma1301115706
這是一個經(jīng)典的動態(tài)頁面JAVA程序。在每一次定時器滴答

這是一個經(jīng)典的動態(tài)頁面JAVA程序。在每一次定時器滴答，就可以生成隨機(jī)圓并把屏幕下移一個像素，效果如同降雨。

標(biāo)簽： JAVA 動態(tài) 頁程序

上傳時間： 2015-04-09

上傳用戶：dapangxie
最高優(yōu)先級編碼器 8位相等比較器三人表決器（三種不同的描述方式）加法器描述 8位總線收發(fā)器：74245 （注2）地址譯碼（for m68008）多路選擇器（使用select語句）

最高優(yōu)先級編碼器 8位相等比較器三人表決器（三種不同的描述方式）加法器描述 8位總線收發(fā)器：74245 （注2）地址譯碼（for m68008）多路選擇器（使用select語句） LED七段譯碼多路選擇器（使用if－else語句）雙2－4譯碼器：74139 多路選擇器（使用when－else語句）二進(jìn)制到BCD碼轉(zhuǎn)換多路選擇器（使用case語句）二進(jìn)制到格雷碼轉(zhuǎn)換雙向總線（注2）漢明糾錯嗎譯碼器三態(tài)總線（注2）漢明糾錯嗎編碼器解復(fù)用器

標(biāo)簽： m68008 select 74245 for

上傳時間： 2015-04-11

上傳用戶：tianyi223
三種方法編寫多路選擇器的VHDL源代碼分別使用if else ,select ,when 語句

三種方法編寫多路選擇器的VHDL源代碼分別使用if else ,select ,when 語句

標(biāo)簽： select VHDL else when

上傳時間： 2013-12-24

上傳用戶：lingzhichao
設(shè)計巧妙的數(shù)顯搶答器電路-電子電路圖站-電子家園-電路大全-電子制作-555電路-電子資料-電路原理圖-開關(guān)電源電路-充電路電路

設(shè)計巧妙的數(shù)顯搶答器電路-電子電路圖站-電子家園-電路大全-電子制作-555電路-電子資料-電路原理圖-開關(guān)電源電路-充電路電路

標(biāo)簽： 電路 555 電子數(shù)顯搶答器

上傳時間： 2013-12-31

上傳用戶：ynsnjs
一個用C語言開發(fā)的計數(shù)器1昌盛10KHZ的定時器滴答中斷

一個用C語言開發(fā)的計數(shù)器1昌盛10KHZ的定時器滴答中斷，希望對大家有用！

標(biāo)簽： KHZ 10 C語言計數(shù)器

上傳時間： 2015-06-29

上傳用戶：蠢蠢66
S3C44B0X 具有 8 路模擬信號輸入的 10 位模/數(shù)轉(zhuǎn)換器（ADC）

S3C44B0X 具有 8 路模擬信號輸入的 10 位模/數(shù)轉(zhuǎn)換器（ADC），它是一個逐次逼近型的 ADC，內(nèi)部結(jié)構(gòu)中包括模擬輸入多路復(fù)用器，自動調(diào)零比較器，時鐘產(chǎn)生器，10 位逐次逼近寄存器（SAR），輸出寄存器如下圖所示。這個 ADC 還提供可編程選擇的睡眠模式，以節(jié)省功耗。

標(biāo)簽： S3C44B0X ADC 10 模擬信號

上傳時間： 2014-11-23

上傳用戶：zhangyi99104144
一個用VerilogHDL語言編寫的多路解復(fù)用器

一個用VerilogHDL語言編寫的多路解復(fù)用器

標(biāo)簽： VerilogHDL 語言編寫多路

上傳時間： 2013-12-16

上傳用戶：yph853211
這是我最近買的一套CPLD開發(fā)板VHDL源程序并附上開發(fā)板的原理圖,希望對你是一個很好的幫助!其中內(nèi)容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進(jìn)制轉(zhuǎn)BCD碼,加法器,減法器,簡單狀態(tài)機(jī),四位比較器,

這是我最近買的一套CPLD開發(fā)板VHDL源程序并附上開發(fā)板的原理圖,希望對你是一個很好的幫助!其中內(nèi)容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進(jìn)制轉(zhuǎn)BCD碼,加法器,減法器,簡單狀態(tài)機(jī),四位比較器,7段數(shù)碼管,i2c總線,lcd液晶顯示,撥碼開關(guān),串口,蜂鳴器,矩陣鍵盤,跑馬燈,交通燈,數(shù)字時鐘.

標(biāo)簽： CPLD VHDL BCD 開發(fā)板

上傳時間： 2015-07-23

上傳用戶：李夢晗