軟件無線電（Software Defined Radio）是無線通信系統(tǒng)收發(fā)信機的發(fā)展方向，它使得通信系統(tǒng)的設(shè)計者可以將主要精力集中到收發(fā)機的數(shù)字處理上，而不必過多關(guān)注電路實現(xiàn)。在進行數(shù)字處理時，常用的方案包括現(xiàn)場可編程門陣列（FPGA）、數(shù)字信號處理器（DSP）和專用集成電路（ASIC）。FPGA以其相對較低的功耗和相對較低廉的成本，成為許多通信系統(tǒng)的首先方案。正是在這樣的前提下，本課題結(jié)合軟件無線電技術(shù)，研究并實現(xiàn)基于FPGA的數(shù)字收發(fā)信機。 @@ 本論文主要研究了發(fā)射機和接收機的結(jié)構(gòu)和相關(guān)的硬件實現(xiàn)問題。首先，從理論上對發(fā)射機和接收機結(jié)構(gòu)進行研究，找到收發(fā)信機設(shè)計中關(guān)鍵問題。其次，在理論上有深刻認識的基礎(chǔ)上，以FPGA為手段，將反饋控制算法、反饋補償算法和前饋補償算法落實到硬件電路上。同步一直是數(shù)字通信系統(tǒng)中的關(guān)鍵問題，它也是本文的研究重點。本文在研究了已有各種同步方法的基礎(chǔ)上，設(shè)計了一種新的同步方法和相應(yīng)的接收機結(jié)構(gòu)，并以硬件電路將其實現(xiàn)。最后，針對所設(shè)計的硬件系統(tǒng)，本文還進行了充分的硬件系統(tǒng)測試。硬件測試的各項數(shù)據(jù)結(jié)果表明系統(tǒng)設(shè)計方案是可行的，基本實現(xiàn)了數(shù)字中頻收發(fā)機系統(tǒng)的設(shè)計要求。 @@ 本文中發(fā)射機系統(tǒng)是以Altera公司EP2C70F672C6為硬件平臺，接收機系統(tǒng)以Altera公司EP2S180F1020C3為硬件平臺。收發(fā)系統(tǒng)均是在Ouartus Ⅱ 8．0環(huán)境下，通過編寫Verilog HDL代碼和調(diào)用Altera IP core加以實現(xiàn)。在將設(shè)計方案落實到硬件電路實現(xiàn)之前，各種算法均使用MATLAB進行原理仿真，并在MATLAB仿真得到正確結(jié)果的基礎(chǔ)上，使用Quartus Ⅱ 8．0中的功能仿真工具和時序仿真工具進行了前仿真和后仿真。所有仿真結(jié)果無誤后，可下載至硬件平臺進行調(diào)試，通過Quartus Ⅱ 8．0中集成的SignalTap邏輯分析儀，可以實時觀察電路中各點信號的變化情況，并結(jié)合示波器和頻譜儀，得到硬件測試結(jié)果。 @@關(guān)鍵詞：SDR；數(shù)字收發(fā)機；FPGA；載波同步；符號同步
標(biāo)簽：
FPGA
數(shù)字中頻
收發(fā)信機
上傳時間：
2013-04-24
上傳用戶：diaorunze
